← Back to branch summary

~ubuntu-branches/ubuntu/maverick/u-boot-omap3/maverick

« back to all changes in this revision

Viewing changes to include/asm-m68k/m5249.h

  • Committer: Bazaar Package Importer
  • Author(s): Oliver Grawert
  • Date: 2010-03-22 15:06:23 UTC
  • Revision ID: james.westby@ubuntu.com-20100322150623-i21g8rgiyl5dohag
Tags: upstream-2010.3git20100315
Import upstream version 2010.3git20100315

Show diffs side-by-side

added added

removed removed

Lines of Context:
include/asm-m68k/m5249.h
 
1
/*
 
2
 * mcf5249.h -- Definitions for Motorola Coldfire 5249
 
3
 *
 
4
 * Based on mcf5272sim.h of uCLinux distribution:
 
5
 *      (C) Copyright 1999, Greg Ungerer (gerg@snapgear.com)
 
6
 *      (C) Copyright 2000, Lineo Inc. (www.lineo.com)
 
7
 *
 
8
 * See file CREDITS for list of people who contributed to this
 
9
 * project.
 
10
 *
 
11
 * This program is free software; you can redistribute it and/or
 
12
 * modify it under the terms of the GNU General Public License as
 
13
 * published by the Free Software Foundation; either version 2 of
 
14
 * the License, or (at your option) any later version.
 
15
 *
 
16
 * This program is distributed in the hope that it will be useful,
 
17
 * but WITHOUT ANY WARRANTY; without even the implied warranty of
 
18
 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
 
19
 * GNU General Public License for more details.
 
20
 *
 
21
 * You should have received a copy of the GNU General Public License
 
22
 * along with this program; if not, write to the Free Software
 
23
 * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
 
24
 * MA 02111-1307 USA
 
25
 */
 
26
 
 
27
#ifndef mcf5249_h
 
28
#define mcf5249_h
 
29
/****************************************************************************/
 
30
 
 
31
/*
 
32
 * useful definitions for reading/writing MBAR offset memory
 
33
 */
 
34
#define mbar_readLong(x)        *((volatile unsigned long *) (CONFIG_SYS_MBAR + x))
 
35
#define mbar_writeLong(x,y)     *((volatile unsigned long *) (CONFIG_SYS_MBAR + x)) = y
 
36
#define mbar_writeShort(x,y)    *((volatile unsigned short *) (CONFIG_SYS_MBAR + x)) = y
 
37
#define mbar_writeByte(x,y)     *((volatile unsigned char *) (CONFIG_SYS_MBAR + x)) = y
 
38
#define mbar2_readLong(x)       *((volatile unsigned long *) (CONFIG_SYS_MBAR2 + x))
 
39
#define mbar2_writeLong(x,y)    *((volatile unsigned long *) (CONFIG_SYS_MBAR2 + x)) = y
 
40
#define mbar2_writeShort(x,y)   *((volatile unsigned short *) (CONFIG_SYS_MBAR2 + x)) = y
 
41
#define mbar2_writeByte(x,y)    *((volatile unsigned char *) (CONFIG_SYS_MBAR2 + x)) = y
 
42
 
 
43
/*
 
44
 * Size of internal RAM
 
45
 */
 
46
 
 
47
#define INT_RAM_SIZE 32768      /* RAMBAR0 - 32k */
 
48
#define INT_RAM_SIZE2 65536     /* RAMBAR1 - 64k */
 
49
 
 
50
/*
 
51
 *      Define the 5249 SIM register set addresses.
 
52
 */
 
53
 
 
54
/*****************
 
55
 ***** MBAR1 *****
 
56
 *****************/
 
57
#define MCFSIM_RSR              0x00    /* Reset Status reg (r/w) */
 
58
#define MCFSIM_SYPCR            0x01    /* System Protection reg (r/w) */
 
59
#define MCFSIM_SWIVR            0x02    /* SW Watchdog intr reg (r/w) */
 
60
#define MCFSIM_SWSR             0x03    /* SW Watchdog service (r/w) */
 
61
#define MCFSIM_MPARK            0x0c    /* Bus master park register (r/w) */
 
62
 
 
63
#define MCFSIM_SIMR             0x00    /* SIM Config reg (r/w) */
 
64
#define MCFSIM_ICR0             0x4c    /* Intr Ctrl reg 0 (r/w) */
 
65
#define MCFSIM_ICR1             0x4d    /* Intr Ctrl reg 1 (r/w) */
 
66
#define MCFSIM_ICR2             0x4e    /* Intr Ctrl reg 2 (r/w) */
 
67
#define MCFSIM_ICR3             0x4f    /* Intr Ctrl reg 3 (r/w) */
 
68
#define MCFSIM_ICR4             0x50    /* Intr Ctrl reg 4 (r/w) */
 
69
#define MCFSIM_ICR5             0x51    /* Intr Ctrl reg 5 (r/w) */
 
70
#define MCFSIM_ICR6             0x52    /* Intr Ctrl reg 6 (r/w) */
 
71
#define MCFSIM_ICR7             0x53    /* Intr Ctrl reg 7 (r/w) */
 
72
#define MCFSIM_ICR8             0x54    /* Intr Ctrl reg 8 (r/w) */
 
73
#define MCFSIM_ICR9             0x55    /* Intr Ctrl reg 9 (r/w) */
 
74
#define MCFSIM_ICR10            0x56    /* Intr Ctrl reg 10 (r/w) */
 
75
#define MCFSIM_ICR11            0x57    /* Intr Ctrl reg 11 (r/w) */
 
76
 
 
77
#define MCFSIM_IPR              0x40    /* Interrupt Pend reg (r/w) */
 
78
#define MCFSIM_IMR              0x44    /* Interrupt Mask reg (r/w) */
 
79
 
 
80
#define MCFSIM_DCR              0x100   /* DRAM Control reg (r/w) */
 
81
#define MCFSIM_DACR0            0x108   /* DRAM 0 Addr and Ctrl (r/w) */
 
82
#define MCFSIM_DMR0             0x10c   /* DRAM 0 Mask reg (r/w) */
 
83
#define MCFSIM_DACR1            0x110   /* DRAM 1 Addr and Ctrl (r/w) */
 
84
#define MCFSIM_DMR1             0x114   /* DRAM 1 Mask reg (r/w) */
 
85
 
 
86
/*****************
 
87
 ***** MBAR2 *****
 
88
 *****************/
 
89
 
 
90
/*  GPIO Addresses
 
91
 *  Note: These are offset from MBAR2!
 
92
 */
 
93
#define MCFSIM_GPIO_READ        0x00    /* Read-Only access to gpio 0-31 (MBAR2) (r) */
 
94
#define MCFSIM_GPIO_OUT         0x04    /* Output register for gpio 0-31 (MBAR2) (r/w) */
 
95
#define MCFSIM_GPIO_EN          0x08    /* gpio 0-31 enable (r/w) */
 
96
#define MCFSIM_GPIO_FUNC        0x0c    /* gpio 0-31 function select (r/w) */
 
97
#define MCFSIM_GPIO1_READ       0xb0    /* Read-Only access to gpio 32-63 (MBAR2) (r) */
 
98
#define MCFSIM_GPIO1_OUT        0xb4    /* Output register for gpio 32-63 (MBAR2) (r/w) */
 
99
#define MCFSIM_GPIO1_EN         0xb8    /* gpio 32-63 enable (r/w) */
 
100
#define MCFSIM_GPIO1_FUNC       0xbc    /* gpio 32-63 function select (r/w) */
 
101
 
 
102
#define MCFSIM_GPIO_INT_STAT    0xc0    /* Secondary Interrupt status (r) */
 
103
#define MCFSIM_GPIO_INT_CLEAR   0xc0    /* Secondary Interrupt status (w) */
 
104
#define MCFSIM_GPIO_INT_EN      0xc4    /* Secondary Interrupt status (r/w) */
 
105
 
 
106
#define MCFSIM_INT_STAT3        0xe0    /* 3rd Interrupt ctrl status (r) */
 
107
#define MCFSIM_INT_CLEAR3       0xe0    /* 3rd Interrupt ctrl clear (w) */
 
108
#define MCFSIM_INT_EN3          0xe4    /* 3rd Interrupt ctrl enable (r/w) */
 
109
 
 
110
#define MCFSIM_INTLEV1          0x140   /* Interrupts 0 - 7 (r/w) */
 
111
#define MCFSIM_INTLEV2          0x144   /* Interrupts 8 -15 (r/w) */
 
112
#define MCFSIM_INTLEV3          0x148   /* Interrupts 16-23 (r/w) */
 
113
#define MCFSIM_INTLEV4          0x14c   /* Interrupts 24-31 (r/w) */
 
114
#define MCFSIM_INTLEV5          0x150   /* Interrupts 32-39 (r/w) */
 
115
#define MCFSIM_INTLEV6          0x154   /* Interrupts 40-47 (r/w) */
 
116
#define MCFSIM_INTLEV7          0x158   /* Interrupts 48-55 (r/w) */
 
117
#define MCFSIM_INTLEV8          0x15c   /* Interrupts 56-63 (r/w) */
 
118
 
 
119
#define MCFSIM_SPURVEC          0x167   /* Spurious Vector Register (r/w) */
 
120
#define MCFSIM_INTBASE          0x16b   /* Software interrupt base address (r/w) */
 
121
 
 
122
#define MCFSIM_IDECONFIG1       0x18c   /* IDE config register 1 (r/w) */
 
123
#define MCFSIM_IDECONFIG2       0x190   /* IDE config register 1 (r/w) */
 
124
 
 
125
#define MCFSIM_PLLCR            0x180   /* PLL Control register */
 
126
 
 
127
/*
 
128
 *  Some symbol defines for the above...
 
129
 */
 
130
#define MCFSIM_SWDICR           MCFSIM_ICR0     /* Watchdog timer ICR */
 
131
#define MCFSIM_TIMER1ICR        MCFSIM_ICR1     /* Timer 1 ICR */
 
132
#define MCFSIM_TIMER2ICR        MCFSIM_ICR2     /* Timer 2 ICR */
 
133
#define MCFSIM_I2CICR           MCFSIM_ICR3     /* I2C ICR */
 
134
#define MCFSIM_UART1ICR         MCFSIM_ICR4     /* UART 1 ICR */
 
135
#define MCFSIM_UART2ICR         MCFSIM_ICR5     /* UART 2 ICR */
 
136
/* XXX - If needed, DMA ICRs go here */
 
137
#define MCFSIM_QSPIICR          MCFSIM_ICR10    /* QSPI ICR */
 
138
 
 
139
/*
 
140
 *      Bit definitions for the ICR family of registers.
 
141
 */
 
142
#define MCFSIM_ICR_AUTOVEC      0x80    /* Auto-vectored intr */
 
143
#define MCFSIM_ICR_LEVEL0       0x00    /* Level 0 intr */
 
144
#define MCFSIM_ICR_LEVEL1       0x04    /* Level 1 intr */
 
145
#define MCFSIM_ICR_LEVEL2       0x08    /* Level 2 intr */
 
146
#define MCFSIM_ICR_LEVEL3       0x0c    /* Level 3 intr */
 
147
#define MCFSIM_ICR_LEVEL4       0x10    /* Level 4 intr */
 
148
#define MCFSIM_ICR_LEVEL5       0x14    /* Level 5 intr */
 
149
#define MCFSIM_ICR_LEVEL6       0x18    /* Level 6 intr */
 
150
#define MCFSIM_ICR_LEVEL7       0x1c    /* Level 7 intr */
 
151
 
 
152
#define MCFSIM_ICR_PRI0         0x00    /* Priority 0 intr */
 
153
#define MCFSIM_ICR_PRI1         0x01    /* Priority 1 intr */
 
154
#define MCFSIM_ICR_PRI2         0x02    /* Priority 2 intr */
 
155
#define MCFSIM_ICR_PRI3         0x03    /* Priority 3 intr */
 
156
 
 
157
/*
 
158
 *  Macros to read/set IMR register. It is 32 bits on the 5249.
 
159
 */
 
160
 
 
161
#define mcf_getimr()            \
 
162
        *((volatile unsigned long *) (MCF_MBAR + MCFSIM_IMR))
 
163
 
 
164
#define mcf_setimr(imr)         \
 
165
        *((volatile unsigned long *) (MCF_MBAR + MCFSIM_IMR)) = (imr);
 
166
 
 
167
#endif                          /* mcf5249_h */