← Back to branch summary

~ubuntu-branches/ubuntu/maverick/u-boot-omap3/maverick

« back to all changes in this revision

Viewing changes to cpu/arm_cortexa8/mx51/iomux.c

  • Committer: Bazaar Package Importer
  • Author(s): Oliver Grawert
  • Date: 2010-03-22 15:06:23 UTC
  • Revision ID: james.westby@ubuntu.com-20100322150623-i21g8rgiyl5dohag
Tags: upstream-2010.3git20100315
Import upstream version 2010.3git20100315

Show diffs side-by-side

added added

removed removed

Lines of Context:
cpu/arm_cortexa8/mx51/iomux.c
 
1
/*
 
2
 * (C) Copyright 2009 Freescale Semiconductor, Inc.
 
3
 *
 
4
 * See file CREDITS for list of people who contributed to this
 
5
 * project.
 
6
 *
 
7
 * This program is free software; you can redistribute it and/or
 
8
 * modify it under the terms of the GNU General Public License as
 
9
 * published by the Free Software Foundation; either version 2 of
 
10
 * the License, or (at your option) any later version.
 
11
 *
 
12
 * This program is distributed in the hope that it will be useful,
 
13
 * but WITHOUT ANY WARRANTY; without even the implied warranty of
 
14
 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
 
15
 * GNU General Public License for more details.
 
16
 *
 
17
 * You should have received a copy of the GNU General Public License
 
18
 * along with this program; if not, write to the Free Software
 
19
 * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
 
20
 * MA 02111-1307 USA
 
21
 */
 
22
 
 
23
#include <common.h>
 
24
#include <asm/io.h>
 
25
#include <asm/arch/imx-regs.h>
 
26
#include <asm/arch/mx51_pins.h>
 
27
#include <asm/arch/iomux.h>
 
28
#include <asm/arch/sys_proto.h>
 
29
 
 
30
/* IOMUX register (base) addresses */
 
31
enum iomux_reg_addr {
 
32
        IOMUXGPR0 = IOMUXC_BASE_ADDR,
 
33
        IOMUXGPR1 = IOMUXC_BASE_ADDR + 0x004,
 
34
        IOMUXSW_MUX_CTL = IOMUXC_BASE_ADDR,
 
35
        IOMUXSW_MUX_END = IOMUXC_BASE_ADDR + MUX_I_END,
 
36
        IOMUXSW_PAD_CTL = IOMUXC_BASE_ADDR + PAD_I_START,
 
37
        IOMUXSW_INPUT_CTL = IOMUXC_BASE_ADDR,
 
38
};
 
39
 
 
40
#define MUX_PIN_NUM_MAX (((MUX_I_END - MUX_I_START) >> 2) + 1)
 
41
 
 
42
/* Get the iomux register address of this pin */
 
43
static inline u32 get_mux_reg(iomux_pin_name_t pin)
 
44
{
 
45
        u32 mux_reg = PIN_TO_IOMUX_MUX(pin);
 
46
 
 
47
        if (is_soc_rev(CHIP_REV_2_0) < 0) {
 
48
                /*
 
49
                 * Fixup register address:
 
50
                 *      i.MX51 TO1 has offset with the register
 
51
                 *      which is define as TO2.
 
52
                 */
 
53
                if ((pin == MX51_PIN_NANDF_RB5) ||
 
54
                        (pin == MX51_PIN_NANDF_RB6) ||
 
55
                        (pin == MX51_PIN_NANDF_RB7))
 
56
                        ; /* Do nothing */
 
57
                else if (mux_reg >= 0x2FC)
 
58
                        mux_reg += 8;
 
59
                else if (mux_reg >= 0x130)
 
60
                        mux_reg += 0xC;
 
61
        }
 
62
        mux_reg += IOMUXSW_MUX_CTL;
 
63
        return mux_reg;
 
64
}
 
65
 
 
66
/* Get the pad register address of this pin */
 
67
static inline u32 get_pad_reg(iomux_pin_name_t pin)
 
68
{
 
69
        u32 pad_reg = PIN_TO_IOMUX_PAD(pin);
 
70
 
 
71
        if (is_soc_rev(CHIP_REV_2_0) < 0) {
 
72
                /*
 
73
                 * Fixup register address:
 
74
                 *      i.MX51 TO1 has offset with the register
 
75
                 *      which is define as TO2.
 
76
                 */
 
77
                if ((pin == MX51_PIN_NANDF_RB5) ||
 
78
                        (pin == MX51_PIN_NANDF_RB6) ||
 
79
                        (pin == MX51_PIN_NANDF_RB7))
 
80
                        ; /* Do nothing */
 
81
                else if (pad_reg == 0x4D0 - PAD_I_START)
 
82
                        pad_reg += 0x4C;
 
83
                else if (pad_reg == 0x860 - PAD_I_START)
 
84
                        pad_reg += 0x9C;
 
85
                else if (pad_reg >= 0x804 - PAD_I_START)
 
86
                        pad_reg += 0xB0;
 
87
                else if (pad_reg >= 0x7FC - PAD_I_START)
 
88
                        pad_reg += 0xB4;
 
89
                else if (pad_reg >= 0x4E4 - PAD_I_START)
 
90
                        pad_reg += 0xCC;
 
91
                else
 
92
                        pad_reg += 8;
 
93
        }
 
94
        pad_reg += IOMUXSW_PAD_CTL;
 
95
        return pad_reg;
 
96
}
 
97
 
 
98
/* Get the last iomux register address */
 
99
static inline u32 get_mux_end(void)
 
100
{
 
101
        if (is_soc_rev(CHIP_REV_2_0) < 0)
 
102
                return IOMUXC_BASE_ADDR + (0x3F8 - 4);
 
103
        else
 
104
                return IOMUXC_BASE_ADDR + (0x3F0 - 4);
 
105
}
 
106
 
 
107
/*
 
108
 * This function is used to configure a pin through the IOMUX module.
 
109
 * @param  pin          a pin number as defined in iomux_pin_name_t
 
110
 * @param  cfg          an output function as defined in iomux_pin_cfg_t
 
111
 *
 
112
 * @return              0 if successful; Non-zero otherwise
 
113
 */
 
114
static void iomux_config_mux(iomux_pin_name_t pin, iomux_pin_cfg_t cfg)
 
115
{
 
116
        u32 mux_reg = get_mux_reg(pin);
 
117
 
 
118
        if ((mux_reg > get_mux_end()) || (mux_reg < IOMUXSW_MUX_CTL))
 
119
                return ;
 
120
        if (cfg == IOMUX_CONFIG_GPIO)
 
121
                writel(PIN_TO_ALT_GPIO(pin), mux_reg);
 
122
        else
 
123
                writel(cfg, mux_reg);
 
124
}
 
125
 
 
126
/*
 
127
 * Request ownership for an IO pin. This function has to be the first one
 
128
 * being called before that pin is used. The caller has to check the
 
129
 * return value to make sure it returns 0.
 
130
 *
 
131
 * @param  pin          a name defined by iomux_pin_name_t
 
132
 * @param  cfg          an input function as defined in iomux_pin_cfg_t
 
133
 *
 
134
 */
 
135
void mxc_request_iomux(iomux_pin_name_t pin, iomux_pin_cfg_t cfg)
 
136
{
 
137
        iomux_config_mux(pin, cfg);
 
138
}
 
139
 
 
140
/*
 
141
 * Release ownership for an IO pin
 
142
 *
 
143
 * @param  pin          a name defined by iomux_pin_name_t
 
144
 * @param  cfg          an input function as defined in iomux_pin_cfg_t
 
145
 */
 
146
void mxc_free_iomux(iomux_pin_name_t pin, iomux_pin_cfg_t cfg)
 
147
{
 
148
}
 
149
 
 
150
/*
 
151
 * This function configures the pad value for a IOMUX pin.
 
152
 *
 
153
 * @param  pin     a pin number as defined in iomux_pin_name_t
 
154
 * @param  config  the ORed value of elements defined in iomux_pad_config_t
 
155
 */
 
156
void mxc_iomux_set_pad(iomux_pin_name_t pin, u32 config)
 
157
{
 
158
        u32 pad_reg = get_pad_reg(pin);
 
159
        writel(config, pad_reg);
 
160
}
 
161
 
 
162
unsigned int mxc_iomux_get_pad(iomux_pin_name_t pin)
 
163
{
 
164
        u32 pad_reg = get_pad_reg(pin);
 
165
        return readl(pad_reg);
 
166
}