← Back to branch summary

~ubuntu-branches/ubuntu/maverick/u-boot-omap3/maverick

« back to all changes in this revision

Viewing changes to include/configs/bf533-stamp.h

  • Committer: Bazaar Package Importer
  • Author(s): Oliver Grawert
  • Date: 2010-03-22 15:06:23 UTC
  • Revision ID: james.westby@ubuntu.com-20100322150623-i21g8rgiyl5dohag
Tags: upstream-2010.3git20100315
Import upstream version 2010.3git20100315

Show diffs side-by-side

added added

removed removed

Lines of Context:
include/configs/bf533-stamp.h
 
1
/*
 
2
 * U-boot - Configuration file for BF533 STAMP board
 
3
 */
 
4
 
 
5
#ifndef __CONFIG_BF533_STAMP_H__
 
6
#define __CONFIG_BF533_STAMP_H__
 
7
 
 
8
#include <asm/config-pre.h>
 
9
 
 
10
 
 
11
/*
 
12
 * Processor Settings
 
13
 */
 
14
#define CONFIG_BFIN_CPU             bf533-0.3
 
15
#define CONFIG_BFIN_BOOT_MODE       BFIN_BOOT_BYPASS
 
16
 
 
17
 
 
18
/*
 
19
 * Clock Settings
 
20
 *      CCLK = (CLKIN * VCO_MULT) / CCLK_DIV
 
21
 *      SCLK = (CLKIN * VCO_MULT) / SCLK_DIV
 
22
 */
 
23
/* CONFIG_CLKIN_HZ is any value in Hz                                   */
 
24
#define CONFIG_CLKIN_HZ                 11059200
 
25
/* CLKIN_HALF controls the DF bit in PLL_CTL      0 = CLKIN             */
 
26
/*                                                1 = CLKIN / 2         */
 
27
#define CONFIG_CLKIN_HALF               0
 
28
/* PLL_BYPASS controls the BYPASS bit in PLL_CTL  0 = do not bypass     */
 
29
/*                                                1 = bypass PLL        */
 
30
#define CONFIG_PLL_BYPASS               0
 
31
/* VCO_MULT controls the MSEL (multiplier) bits in PLL_CTL              */
 
32
/* Values can range from 0-63 (where 0 means 64)                        */
 
33
#define CONFIG_VCO_MULT                 45
 
34
/* CCLK_DIV controls the core clock divider                             */
 
35
/* Values can be 1, 2, 4, or 8 ONLY                                     */
 
36
#define CONFIG_CCLK_DIV                 1
 
37
/* SCLK_DIV controls the system clock divider                           */
 
38
/* Values can range from 1-15                                           */
 
39
#define CONFIG_SCLK_DIV                 6 /* note: 1.2 boards can go faster */
 
40
 
 
41
 
 
42
/*
 
43
 * Memory Settings
 
44
 */
 
45
#define CONFIG_MEM_ADD_WDTH     11
 
46
#define CONFIG_MEM_SIZE         128
 
47
 
 
48
#define CONFIG_EBIU_SDRRC_VAL   0x268
 
49
#define CONFIG_EBIU_SDGCTL_VAL  0x911109
 
50
 
 
51
#define CONFIG_EBIU_AMGCTL_VAL  0xFF
 
52
#define CONFIG_EBIU_AMBCTL0_VAL 0xBBC3BBC3
 
53
#define CONFIG_EBIU_AMBCTL1_VAL 0x99B39983
 
54
 
 
55
#define CONFIG_SYS_MONITOR_LEN  (256 * 1024)
 
56
#define CONFIG_SYS_MALLOC_LEN   (384 * 1024)
 
57
 
 
58
 
 
59
/*
 
60
 * Network Settings
 
61
 */
 
62
#define ADI_CMDS_NETWORK        1
 
63
#define CONFIG_NET_MULTI
 
64
#define CONFIG_SMC91111 1
 
65
#define CONFIG_SMC91111_BASE    0x20300300
 
66
#define SMC91111_EEPROM_INIT() \
 
67
        do { \
 
68
                bfin_write_FIO_DIR(bfin_read_FIO_DIR() | PF1 | PF0); \
 
69
                bfin_write_FIO_FLAG_C(PF1); \
 
70
                bfin_write_FIO_FLAG_S(PF0); \
 
71
                SSYNC(); \
 
72
        } while (0)
 
73
#define CONFIG_HOSTNAME         bf533-stamp
 
74
/* Uncomment next line to use fixed MAC address */
 
75
/* #define CONFIG_ETHADDR       02:80:ad:20:31:b8 */
 
76
 
 
77
 
 
78
/*
 
79
 * Flash Settings
 
80
 */
 
81
#define CONFIG_FLASH_CFI_DRIVER
 
82
#define CONFIG_SYS_FLASH_BASE           0x20000000
 
83
#define CONFIG_SYS_FLASH_CFI
 
84
#define CONFIG_SYS_FLASH_CFI_AMD_RESET
 
85
#define CONFIG_SYS_MAX_FLASH_BANKS      1
 
86
#define CONFIG_SYS_MAX_FLASH_SECT       67
 
87
 
 
88
 
 
89
/*
 
90
 * SPI Settings
 
91
 */
 
92
#define CONFIG_BFIN_SPI
 
93
#define CONFIG_ENV_SPI_MAX_HZ   30000000
 
94
#define CONFIG_SF_DEFAULT_SPEED 30000000
 
95
#define CONFIG_SPI_FLASH
 
96
#define CONFIG_SPI_FLASH_ATMEL
 
97
#define CONFIG_SPI_FLASH_SPANSION
 
98
#define CONFIG_SPI_FLASH_STMICRO
 
99
#define CONFIG_SPI_FLASH_WINBOND
 
100
 
 
101
 
 
102
/*
 
103
 * Env Storage Settings
 
104
 */
 
105
#if (CONFIG_BFIN_BOOT_MODE == BFIN_BOOT_SPI_MASTER)
 
106
#define CONFIG_ENV_IS_IN_SPI_FLASH
 
107
#define CONFIG_ENV_OFFSET       0x10000
 
108
#define CONFIG_ENV_SIZE         0x2000
 
109
#define CONFIG_ENV_SECT_SIZE    0x10000
 
110
#else
 
111
#define CONFIG_ENV_IS_IN_FLASH
 
112
#define CONFIG_ENV_OFFSET       0x4000
 
113
#define CONFIG_ENV_ADDR         (CONFIG_SYS_FLASH_BASE + CONFIG_ENV_OFFSET)
 
114
#define CONFIG_ENV_SIZE         0x2000
 
115
#define CONFIG_ENV_SECT_SIZE    0x2000
 
116
#endif
 
117
#if (CONFIG_BFIN_BOOT_MODE == BFIN_BOOT_BYPASS)
 
118
#define ENV_IS_EMBEDDED
 
119
#else
 
120
#define CONFIG_ENV_IS_EMBEDDED_IN_LDR
 
121
#endif
 
122
#ifdef ENV_IS_EMBEDDED
 
123
/* WARNING - the following is hand-optimized to fit within
 
124
 * the sector before the environment sector. If it throws
 
125
 * an error during compilation remove an object here to get
 
126
 * it linked after the configuration sector.
 
127
 */
 
128
# define LDS_BOARD_TEXT \
 
129
        cpu/blackfin/traps.o            (.text .text.*); \
 
130
        cpu/blackfin/interrupt.o        (.text .text.*); \
 
131
        cpu/blackfin/serial.o           (.text .text.*); \
 
132
        common/dlmalloc.o               (.text .text.*); \
 
133
        lib_generic/crc32.o             (.text .text.*); \
 
134
        . = DEFINED(env_offset) ? env_offset : .; \
 
135
        common/env_embedded.o           (.text .text.*);
 
136
#endif
 
137
 
 
138
 
 
139
/*
 
140
 * I2C Settings
 
141
 * By default PF2 is used as SDA and PF3 as SCL on the Stamp board
 
142
 */
 
143
#define CONFIG_SOFT_I2C
 
144
#ifdef CONFIG_SOFT_I2C
 
145
#define PF_SCL PF3
 
146
#define PF_SDA PF2
 
147
#define I2C_INIT \
 
148
        do { \
 
149
                *pFIO_DIR |= PF_SCL; \
 
150
                SSYNC(); \
 
151
        } while (0)
 
152
#define I2C_ACTIVE \
 
153
        do { \
 
154
                *pFIO_DIR |= PF_SDA; \
 
155
                *pFIO_INEN &= ~PF_SDA; \
 
156
                SSYNC(); \
 
157
        } while (0)
 
158
#define I2C_TRISTATE \
 
159
        do { \
 
160
                *pFIO_DIR &= ~PF_SDA; \
 
161
                *pFIO_INEN |= PF_SDA; \
 
162
                SSYNC(); \
 
163
        } while (0)
 
164
#define I2C_READ ((*pFIO_FLAG_D & PF_SDA) != 0)
 
165
#define I2C_SDA(bit) \
 
166
        do { \
 
167
                if (bit) \
 
168
                        *pFIO_FLAG_S = PF_SDA; \
 
169
                else \
 
170
                        *pFIO_FLAG_C = PF_SDA; \
 
171
                SSYNC(); \
 
172
        } while (0)
 
173
#define I2C_SCL(bit) \
 
174
        do { \
 
175
                if (bit) \
 
176
                        *pFIO_FLAG_S = PF_SCL; \
 
177
                else \
 
178
                        *pFIO_FLAG_C = PF_SCL; \
 
179
                SSYNC(); \
 
180
        } while (0)
 
181
#define I2C_DELAY               udelay(5)       /* 1/4 I2C clock duration */
 
182
 
 
183
#define CONFIG_SYS_I2C_SPEED            50000
 
184
#define CONFIG_SYS_I2C_SLAVE            0
 
185
#endif
 
186
 
 
187
 
 
188
/*
 
189
 * Compact Flash / IDE / ATA Settings
 
190
 */
 
191
 
 
192
/* Enabled below option for CF support */
 
193
/* #define CONFIG_STAMP_CF */
 
194
#if defined(CONFIG_STAMP_CF)
 
195
#define CONFIG_MISC_INIT_R
 
196
#define CONFIG_DOS_PARTITION    1
 
197
#undef  CONFIG_IDE_8xx_DIRECT           /* no pcmcia interface required */
 
198
#undef  CONFIG_IDE_LED                  /* no led for ide supported */
 
199
#undef  CONFIG_IDE_RESET                /* no reset for ide supported */
 
200
 
 
201
#define CONFIG_SYS_IDE_MAXBUS           1
 
202
#define CONFIG_SYS_IDE_MAXDEVICE        (CONFIG_SYS_IDE_MAXBUS * 1)
 
203
 
 
204
#define CONFIG_SYS_ATA_BASE_ADDR        0x20200000
 
205
#define CONFIG_SYS_ATA_IDE0_OFFSET      0x0000
 
206
 
 
207
#define CONFIG_SYS_ATA_DATA_OFFSET      0x0020  /* data I/O */
 
208
#define CONFIG_SYS_ATA_REG_OFFSET       0x0020  /* normal register accesses */
 
209
#define CONFIG_SYS_ATA_ALT_OFFSET       0x0007  /* alternate registers */
 
210
 
 
211
#define CONFIG_SYS_ATA_STRIDE           2
 
212
 
 
213
#undef CONFIG_EBIU_AMBCTL1_VAL
 
214
#define CONFIG_EBIU_AMBCTL1_VAL 0x99B3ffc2
 
215
#endif
 
216
 
 
217
 
 
218
/*
 
219
 * Misc Settings
 
220
 */
 
221
#define CONFIG_RTC_BFIN
 
222
#define CONFIG_UART_CONSOLE     0
 
223
 
 
224
/* FLASH/ETHERNET uses the same async bank */
 
225
#define SHARED_RESOURCES        1
 
226
 
 
227
/* define to enable boot progress via leds */
 
228
/* #define CONFIG_SHOW_BOOT_PROGRESS */
 
229
 
 
230
/* define to enable run status via led */
 
231
/* #define CONFIG_STATUS_LED */
 
232
#ifdef CONFIG_STATUS_LED
 
233
#define CONFIG_BOARD_SPECIFIC_LED
 
234
#ifndef __ASSEMBLY__
 
235
typedef unsigned int led_id_t;
 
236
void __led_init(led_id_t mask, int state);
 
237
void __led_set(led_id_t mask, int state);
 
238
void __led_toggle(led_id_t mask);
 
239
#endif
 
240
/* use LED1 to indicate booting/alive */
 
241
#define STATUS_LED_BOOT 0
 
242
#define STATUS_LED_BIT 1
 
243
#define STATUS_LED_STATE STATUS_LED_ON
 
244
#define STATUS_LED_PERIOD (CONFIG_SYS_HZ / 4)
 
245
/* use LED2 to indicate crash */
 
246
#define STATUS_LED_CRASH 1
 
247
#define STATUS_LED_BIT1 2
 
248
#define STATUS_LED_STATE1 STATUS_LED_ON
 
249
#define STATUS_LED_PERIOD1 (CONFIG_SYS_HZ / 2)
 
250
#endif
 
251
 
 
252
/* define to enable splash screen support */
 
253
/* #define CONFIG_VIDEO */
 
254
 
 
255
 
 
256
/*
 
257
 * Pull in common ADI header for remaining command/environment setup
 
258
 */
 
259
#include <configs/bfin_adi_common.h>
 
260
 
 
261
#endif