← Back to branch summary

~ubuntu-branches/ubuntu/maverick/u-boot-omap3/maverick

« back to all changes in this revision

Viewing changes to cpu/mpc8220/fec.h

  • Committer: Bazaar Package Importer
  • Author(s): Oliver Grawert
  • Date: 2010-03-22 15:06:23 UTC
  • Revision ID: james.westby@ubuntu.com-20100322150623-i21g8rgiyl5dohag
Tags: upstream-2010.3git20100315
Import upstream version 2010.3git20100315

Show diffs side-by-side

added added

removed removed

Lines of Context:
cpu/mpc8220/fec.h
 
1
/*
 
2
 * (C) Copyright 2003-2004
 
3
 * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
 
4
 *
 
5
 * This file is based on mpc4200fec.h
 
6
 * (C) Copyright Motorola, Inc., 2000
 
7
 *
 
8
 * odin ethernet header file
 
9
 */
 
10
 
 
11
#ifndef __MPC8220_FEC_H
 
12
#define __MPC8220_FEC_H
 
13
 
 
14
#include <common.h>
 
15
#include <mpc8220.h>
 
16
#include "dma.h"
 
17
 
 
18
typedef struct ethernet_register_set {
 
19
 
 
20
/* [10:2]addr = 00 */
 
21
 
 
22
/*  Control and status Registers (offset 000-1FF) */
 
23
 
 
24
        volatile u32 fec_id;            /* MBAR_ETH + 0x000 */
 
25
        volatile u32 ievent;            /* MBAR_ETH + 0x004 */
 
26
        volatile u32 imask;             /* MBAR_ETH + 0x008 */
 
27
 
 
28
        volatile u32 RES0[1];           /* MBAR_ETH + 0x00C */
 
29
        volatile u32 r_des_active;      /* MBAR_ETH + 0x010 */
 
30
        volatile u32 x_des_active;      /* MBAR_ETH + 0x014 */
 
31
        volatile u32 r_des_active_cl;   /* MBAR_ETH + 0x018 */
 
32
        volatile u32 x_des_active_cl;   /* MBAR_ETH + 0x01C */
 
33
        volatile u32 ivent_set;         /* MBAR_ETH + 0x020 */
 
34
        volatile u32 ecntrl;            /* MBAR_ETH + 0x024 */
 
35
 
 
36
        volatile u32 RES1[6];           /* MBAR_ETH + 0x028-03C */
 
37
        volatile u32 mii_data;          /* MBAR_ETH + 0x040 */
 
38
        volatile u32 mii_speed;         /* MBAR_ETH + 0x044 */
 
39
        volatile u32 mii_status;        /* MBAR_ETH + 0x048 */
 
40
 
 
41
        volatile u32 RES2[5];           /* MBAR_ETH + 0x04C-05C */
 
42
        volatile u32 mib_data;          /* MBAR_ETH + 0x060 */
 
43
        volatile u32 mib_control;       /* MBAR_ETH + 0x064 */
 
44
 
 
45
        volatile u32 RES3[6];           /* MBAR_ETH + 0x068-7C */
 
46
        volatile u32 r_activate;        /* MBAR_ETH + 0x080 */
 
47
        volatile u32 r_cntrl;           /* MBAR_ETH + 0x084 */
 
48
        volatile u32 r_hash;            /* MBAR_ETH + 0x088 */
 
49
        volatile u32 r_data;            /* MBAR_ETH + 0x08C */
 
50
        volatile u32 ar_done;           /* MBAR_ETH + 0x090 */
 
51
        volatile u32 r_test;            /* MBAR_ETH + 0x094 */
 
52
        volatile u32 r_mib;             /* MBAR_ETH + 0x098 */
 
53
        volatile u32 r_da_low;          /* MBAR_ETH + 0x09C */
 
54
        volatile u32 r_da_high;         /* MBAR_ETH + 0x0A0 */
 
55
 
 
56
        volatile u32 RES4[7];           /* MBAR_ETH + 0x0A4-0BC */
 
57
        volatile u32 x_activate;        /* MBAR_ETH + 0x0C0 */
 
58
        volatile u32 x_cntrl;           /* MBAR_ETH + 0x0C4 */
 
59
        volatile u32 backoff;           /* MBAR_ETH + 0x0C8 */
 
60
        volatile u32 x_data;            /* MBAR_ETH + 0x0CC */
 
61
        volatile u32 x_status;          /* MBAR_ETH + 0x0D0 */
 
62
        volatile u32 x_mib;             /* MBAR_ETH + 0x0D4 */
 
63
        volatile u32 x_test;            /* MBAR_ETH + 0x0D8 */
 
64
        volatile u32 fdxfc_da1;         /* MBAR_ETH + 0x0DC */
 
65
        volatile u32 fdxfc_da2;         /* MBAR_ETH + 0x0E0 */
 
66
        volatile u32 paddr1;            /* MBAR_ETH + 0x0E4 */
 
67
        volatile u32 paddr2;            /* MBAR_ETH + 0x0E8 */
 
68
        volatile u32 op_pause;          /* MBAR_ETH + 0x0EC */
 
69
 
 
70
        volatile u32 RES5[4];           /* MBAR_ETH + 0x0F0-0FC */
 
71
        volatile u32 instr_reg;         /* MBAR_ETH + 0x100 */
 
72
        volatile u32 context_reg;       /* MBAR_ETH + 0x104 */
 
73
        volatile u32 test_cntrl;        /* MBAR_ETH + 0x108 */
 
74
        volatile u32 acc_reg;           /* MBAR_ETH + 0x10C */
 
75
        volatile u32 ones;              /* MBAR_ETH + 0x110 */
 
76
        volatile u32 zeros;             /* MBAR_ETH + 0x114 */
 
77
        volatile u32 iaddr1;            /* MBAR_ETH + 0x118 */
 
78
        volatile u32 iaddr2;            /* MBAR_ETH + 0x11C */
 
79
        volatile u32 gaddr1;            /* MBAR_ETH + 0x120 */
 
80
        volatile u32 gaddr2;            /* MBAR_ETH + 0x124 */
 
81
        volatile u32 random;            /* MBAR_ETH + 0x128 */
 
82
        volatile u32 rand1;             /* MBAR_ETH + 0x12C */
 
83
        volatile u32 tmp;               /* MBAR_ETH + 0x130 */
 
84
 
 
85
        volatile u32 RES6[3];           /* MBAR_ETH + 0x134-13C */
 
86
        volatile u32 fifo_id;           /* MBAR_ETH + 0x140 */
 
87
        volatile u32 x_wmrk;            /* MBAR_ETH + 0x144 */
 
88
        volatile u32 fcntrl;            /* MBAR_ETH + 0x148 */
 
89
        volatile u32 r_bound;           /* MBAR_ETH + 0x14C */
 
90
        volatile u32 r_fstart;          /* MBAR_ETH + 0x150 */
 
91
        volatile u32 r_count;           /* MBAR_ETH + 0x154 */
 
92
        volatile u32 r_lag;             /* MBAR_ETH + 0x158 */
 
93
        volatile u32 r_read;            /* MBAR_ETH + 0x15C */
 
94
        volatile u32 r_write;           /* MBAR_ETH + 0x160 */
 
95
        volatile u32 x_count;           /* MBAR_ETH + 0x164 */
 
96
        volatile u32 x_lag;             /* MBAR_ETH + 0x168 */
 
97
        volatile u32 x_retry;           /* MBAR_ETH + 0x16C */
 
98
        volatile u32 x_write;           /* MBAR_ETH + 0x170 */
 
99
        volatile u32 x_read;            /* MBAR_ETH + 0x174 */
 
100
 
 
101
        volatile u32 RES7[2];           /* MBAR_ETH + 0x178-17C */
 
102
        volatile u32 fm_cntrl;          /* MBAR_ETH + 0x180 */
 
103
        volatile u32 rfifo_data;        /* MBAR_ETH + 0x184 */
 
104
        volatile u32 rfifo_status;      /* MBAR_ETH + 0x188 */
 
105
        volatile u32 rfifo_cntrl;       /* MBAR_ETH + 0x18C */
 
106
        volatile u32 rfifo_lrf_ptr;     /* MBAR_ETH + 0x190 */
 
107
        volatile u32 rfifo_lwf_ptr;     /* MBAR_ETH + 0x194 */
 
108
        volatile u32 rfifo_alarm;       /* MBAR_ETH + 0x198 */
 
109
        volatile u32 rfifo_rdptr;       /* MBAR_ETH + 0x19C */
 
110
        volatile u32 rfifo_wrptr;       /* MBAR_ETH + 0x1A0 */
 
111
        volatile u32 tfifo_data;        /* MBAR_ETH + 0x1A4 */
 
112
        volatile u32 tfifo_status;      /* MBAR_ETH + 0x1A8 */
 
113
        volatile u32 tfifo_cntrl;       /* MBAR_ETH + 0x1AC */
 
114
        volatile u32 tfifo_lrf_ptr;     /* MBAR_ETH + 0x1B0 */
 
115
        volatile u32 tfifo_lwf_ptr;     /* MBAR_ETH + 0x1B4 */
 
116
        volatile u32 tfifo_alarm;       /* MBAR_ETH + 0x1B8 */
 
117
        volatile u32 tfifo_rdptr;       /* MBAR_ETH + 0x1BC */
 
118
        volatile u32 tfifo_wrptr;       /* MBAR_ETH + 0x1C0 */
 
119
 
 
120
        volatile u32 reset_cntrl;       /* MBAR_ETH + 0x1C4 */
 
121
        volatile u32 xmit_fsm;          /* MBAR_ETH + 0x1C8 */
 
122
 
 
123
        volatile u32 RES8[3];           /* MBAR_ETH + 0x1CC-1D4 */
 
124
        volatile u32 rdes_data0;        /* MBAR_ETH + 0x1D8 */
 
125
        volatile u32 rdes_data1;        /* MBAR_ETH + 0x1DC */
 
126
        volatile u32 r_length;          /* MBAR_ETH + 0x1E0 */
 
127
        volatile u32 x_length;          /* MBAR_ETH + 0x1E4 */
 
128
        volatile u32 x_addr;            /* MBAR_ETH + 0x1E8 */
 
129
        volatile u32 cdes_data;         /* MBAR_ETH + 0x1EC */
 
130
        volatile u32 status;            /* MBAR_ETH + 0x1F0 */
 
131
        volatile u32 dma_control;       /* MBAR_ETH + 0x1F4 */
 
132
        volatile u32 des_cmnd;          /* MBAR_ETH + 0x1F8 */
 
133
        volatile u32 data;              /* MBAR_ETH + 0x1FC */
 
134
 
 
135
        /*  MIB COUNTERS (Offset 200-2FF) */
 
136
 
 
137
        volatile u32 rmon_t_drop;       /* MBAR_ETH + 0x200 */
 
138
        volatile u32 rmon_t_packets;    /* MBAR_ETH + 0x204 */
 
139
        volatile u32 rmon_t_bc_pkt;     /* MBAR_ETH + 0x208 */
 
140
        volatile u32 rmon_t_mc_pkt;     /* MBAR_ETH + 0x20C */
 
141
        volatile u32 rmon_t_crc_align;  /* MBAR_ETH + 0x210 */
 
142
        volatile u32 rmon_t_undersize;  /* MBAR_ETH + 0x214 */
 
143
        volatile u32 rmon_t_oversize;   /* MBAR_ETH + 0x218 */
 
144
        volatile u32 rmon_t_frag;       /* MBAR_ETH + 0x21C */
 
145
        volatile u32 rmon_t_jab;        /* MBAR_ETH + 0x220 */
 
146
        volatile u32 rmon_t_col;        /* MBAR_ETH + 0x224 */
 
147
        volatile u32 rmon_t_p64;        /* MBAR_ETH + 0x228 */
 
148
        volatile u32 rmon_t_p65to127;   /* MBAR_ETH + 0x22C */
 
149
        volatile u32 rmon_t_p128to255;  /* MBAR_ETH + 0x230 */
 
150
        volatile u32 rmon_t_p256to511;  /* MBAR_ETH + 0x234 */
 
151
        volatile u32 rmon_t_p512to1023; /* MBAR_ETH + 0x238 */
 
152
        volatile u32 rmon_t_p1024to2047;/* MBAR_ETH + 0x23C */
 
153
        volatile u32 rmon_t_p_gte2048;  /* MBAR_ETH + 0x240 */
 
154
        volatile u32 rmon_t_octets;     /* MBAR_ETH + 0x244 */
 
155
        volatile u32 ieee_t_drop;       /* MBAR_ETH + 0x248 */
 
156
        volatile u32 ieee_t_frame_ok;   /* MBAR_ETH + 0x24C */
 
157
        volatile u32 ieee_t_1col;       /* MBAR_ETH + 0x250 */
 
158
        volatile u32 ieee_t_mcol;       /* MBAR_ETH + 0x254 */
 
159
        volatile u32 ieee_t_def;        /* MBAR_ETH + 0x258 */
 
160
        volatile u32 ieee_t_lcol;       /* MBAR_ETH + 0x25C */
 
161
        volatile u32 ieee_t_excol;      /* MBAR_ETH + 0x260 */
 
162
        volatile u32 ieee_t_macerr;     /* MBAR_ETH + 0x264 */
 
163
        volatile u32 ieee_t_cserr;      /* MBAR_ETH + 0x268 */
 
164
        volatile u32 ieee_t_sqe;        /* MBAR_ETH + 0x26C */
 
165
        volatile u32 t_fdxfc;           /* MBAR_ETH + 0x270 */
 
166
        volatile u32 ieee_t_octets_ok;  /* MBAR_ETH + 0x274 */
 
167
 
 
168
        volatile u32 RES9[2];           /* MBAR_ETH + 0x278-27C */
 
169
        volatile u32 rmon_r_drop;       /* MBAR_ETH + 0x280 */
 
170
        volatile u32 rmon_r_packets;    /* MBAR_ETH + 0x284 */
 
171
        volatile u32 rmon_r_bc_pkt;     /* MBAR_ETH + 0x288 */
 
172
        volatile u32 rmon_r_mc_pkt;     /* MBAR_ETH + 0x28C */
 
173
        volatile u32 rmon_r_crc_align;  /* MBAR_ETH + 0x290 */
 
174
        volatile u32 rmon_r_undersize;  /* MBAR_ETH + 0x294 */
 
175
        volatile u32 rmon_r_oversize;   /* MBAR_ETH + 0x298 */
 
176
        volatile u32 rmon_r_frag;       /* MBAR_ETH + 0x29C */
 
177
        volatile u32 rmon_r_jab;        /* MBAR_ETH + 0x2A0 */
 
178
 
 
179
        volatile u32 rmon_r_resvd_0;    /* MBAR_ETH + 0x2A4 */
 
180
 
 
181
        volatile u32 rmon_r_p64;        /* MBAR_ETH + 0x2A8 */
 
182
        volatile u32 rmon_r_p65to127;   /* MBAR_ETH + 0x2AC */
 
183
        volatile u32 rmon_r_p128to255;  /* MBAR_ETH + 0x2B0 */
 
184
        volatile u32 rmon_r_p256to511;  /* MBAR_ETH + 0x2B4 */
 
185
        volatile u32 rmon_r_p512to1023; /* MBAR_ETH + 0x2B8 */
 
186
        volatile u32 rmon_r_p1024to2047;/* MBAR_ETH + 0x2BC */
 
187
        volatile u32 rmon_r_p_gte2048;  /* MBAR_ETH + 0x2C0 */
 
188
        volatile u32 rmon_r_octets;     /* MBAR_ETH + 0x2C4 */
 
189
        volatile u32 ieee_r_drop;       /* MBAR_ETH + 0x2C8 */
 
190
        volatile u32 ieee_r_frame_ok;   /* MBAR_ETH + 0x2CC */
 
191
        volatile u32 ieee_r_crc;        /* MBAR_ETH + 0x2D0 */
 
192
        volatile u32 ieee_r_align;      /* MBAR_ETH + 0x2D4 */
 
193
        volatile u32 r_macerr;          /* MBAR_ETH + 0x2D8 */
 
194
        volatile u32 r_fdxfc;           /* MBAR_ETH + 0x2DC */
 
195
        volatile u32 ieee_r_octets_ok;  /* MBAR_ETH + 0x2E0 */
 
196
 
 
197
        volatile u32 RES10[6];          /* MBAR_ETH + 0x2E4-2FC */
 
198
 
 
199
        volatile u32 RES11[64];         /* MBAR_ETH + 0x300-3FF */
 
200
} ethernet_regs;
 
201
 
 
202
/* Receive & Transmit Buffer Descriptor definitions */
 
203
typedef struct BufferDescriptor {
 
204
        u16 status;
 
205
        u16 dataLength;
 
206
        u32 dataPointer;
 
207
} FEC_RBD;
 
208
 
 
209
typedef struct {
 
210
        u16 status;
 
211
        u16 dataLength;
 
212
        u32 dataPointer;
 
213
} FEC_TBD;
 
214
 
 
215
/* private structure */
 
216
typedef enum {
 
217
        SEVENWIRE,              /* 7-wire       */
 
218
        MII10,                  /* MII 10Mbps   */
 
219
        MII100                  /* MII 100Mbps  */
 
220
} xceiver_type;
 
221
 
 
222
typedef struct {
 
223
        ethernet_regs *eth;
 
224
        xceiver_type xcv_type;  /* transceiver type */
 
225
        FEC_RBD *rbdBase;       /* RBD ring */
 
226
        FEC_TBD *tbdBase;       /* TBD ring */
 
227
        u16 rbdIndex;           /* next receive BD to read */
 
228
        u16 tbdIndex;           /* next transmit BD to send */
 
229
        u16 usedTbdIndex;       /* next transmit BD to clean */
 
230
        u16 cleanTbdNum;        /* the number of available transmit BDs */
 
231
} mpc8220_fec_priv;
 
232
 
 
233
/* Ethernet parameter area */
 
234
#define FEC_TBD_BASE        (FEC_PARAM_BASE + 0x00)
 
235
#define FEC_TBD_NEXT        (FEC_PARAM_BASE + 0x04)
 
236
#define FEC_RBD_BASE        (FEC_PARAM_BASE + 0x08)
 
237
#define FEC_RBD_NEXT        (FEC_PARAM_BASE + 0x0c)
 
238
 
 
239
/* BD Numer definitions */
 
240
#define FEC_TBD_NUM        48   /* The user can adjust this value */
 
241
#define FEC_RBD_NUM        32   /* The user can adjust this value */
 
242
 
 
243
/* packet size limit */
 
244
#define FEC_MAX_PKT_SIZE   1536
 
245
 
 
246
/* RBD bits definitions */
 
247
#define FEC_RBD_EMPTY   0x8000  /* Buffer is empty */
 
248
#define FEC_RBD_WRAP    0x2000  /* Last BD in ring */
 
249
#define FEC_RBD_INT     0x1000  /* Interrupt */
 
250
#define FEC_RBD_LAST    0x0800  /* Buffer is last in frame(useless) */
 
251
#define FEC_RBD_MISS    0x0100  /* Miss bit for prom mode */
 
252
#define FEC_RBD_BC      0x0080  /* The received frame is broadcast frame */
 
253
#define FEC_RBD_MC      0x0040  /* The received frame is multicast frame */
 
254
#define FEC_RBD_LG      0x0020  /* Frame length violation */
 
255
#define FEC_RBD_NO      0x0010  /* Nonoctet align frame */
 
256
#define FEC_RBD_SH      0x0008  /* Short frame */
 
257
#define FEC_RBD_CR      0x0004  /* CRC error */
 
258
#define FEC_RBD_OV      0x0002  /* Receive FIFO overrun */
 
259
#define FEC_RBD_TR      0x0001  /* Frame is truncated */
 
260
#define FEC_RBD_ERR     (FEC_RBD_LG | FEC_RBD_NO | FEC_RBD_CR | \
 
261
                         FEC_RBD_OV | FEC_RBD_TR)
 
262
 
 
263
/* TBD bits definitions */
 
264
#define FEC_TBD_READY   0x8000  /* Buffer is ready */
 
265
#define FEC_TBD_WRAP    0x2000  /* Last BD in ring */
 
266
#define FEC_TBD_INT     0x1000  /* Interrupt */
 
267
#define FEC_TBD_LAST    0x0800  /* Buffer is last in frame */
 
268
#define FEC_TBD_TC      0x0400  /* Transmit the CRC */
 
269
#define FEC_TBD_ABC     0x0200  /* Append bad CRC */
 
270
 
 
271
/* MII-related definitios */
 
272
#define FEC_MII_DATA_ST         0x40000000      /* Start of frame delimiter */
 
273
#define FEC_MII_DATA_OP_RD      0x20000000      /* Perform a read operation */
 
274
#define FEC_MII_DATA_OP_WR      0x10000000      /* Perform a write operation */
 
275
#define FEC_MII_DATA_PA_MSK     0x0f800000      /* PHY Address field mask */
 
276
#define FEC_MII_DATA_RA_MSK     0x007c0000      /* PHY Register field mask */
 
277
#define FEC_MII_DATA_TA         0x00020000      /* Turnaround */
 
278
#define FEC_MII_DATA_DATAMSK    0x0000ffff      /* PHY data field */
 
279
 
 
280
#define FEC_MII_DATA_RA_SHIFT   18      /* MII Register address bits */
 
281
#define FEC_MII_DATA_PA_SHIFT   23      /* MII PHY address bits */
 
282
 
 
283
#endif /* __MPC8220_FEC_H */