← Back to branch summary

~ubuntu-branches/ubuntu/trusty/qemu/trusty

« back to all changes in this revision

Viewing changes to .pc/linaro/0029-SPI-devices-convert-to-qdev.patch/include/hw/arm/omap.h

  • Committer: Package Import Robot
  • Author(s): Serge Hallyn
  • Date: 2014-02-04 12:13:08 UTC
  • mfrom: (10.1.45 sid)
  • Revision ID: package-import@ubuntu.com-20140204121308-1xq92lrfs75agw2g
Tags: 1.7.0+dfsg-3ubuntu1~ppa1
* Merge 1.7.0+dfsg-3 from debian.  Remaining changes:
  - debian/patches/ubuntu:
    * expose-vmx_qemu64cpu.patch
    * linaro (omap3) and arm64 patches
    * ubuntu/target-ppc-add-stubs-for-kvm-breakpoints: fix FTBFS
      on ppc
    * ubuntu/CVE-2013-4377.patch: fix denial of service via virtio
  - debian/qemu-system-x86.modprobe: set kvm_intel nested=1 options
  - debian/control:
    * add arm64 to Architectures
    * add qemu-common and qemu-system-aarch64 packages
  - debian/qemu-system-common.install: add debian/tmp/usr/lib
  - debian/qemu-system-common.preinst: add kvm group
  - debian/qemu-system-common.postinst: remove acl placed by udev,
    and add udevadm trigger.
  - qemu-system-x86.links: add eepro100.rom, remove pxe-virtio,
    pxe-e1000 and pxe-rtl8139.
  - add qemu-system-x86.qemu-kvm.upstart and .default
  - qemu-user-static.postinst-in: remove arm64 binfmt
  - debian/rules:
    * allow parallel build
    * add aarch64 to system_targets and sys_systems
    * add qemu-kvm-spice links
    * install qemu-system-x86.modprobe
  - add debian/qemu-system-common.links for OVMF.fd link
* Remove kvm-img, kvm-nbd, kvm-ifup and kvm-ifdown symlinks.

Show diffs side-by-side

added added

removed removed

Lines of Context:
.pc/linaro/0029-SPI-devices-convert-to-qdev.patch/include/hw/arm/omap.h
1
 
/*
2
 
 * Texas Instruments OMAP processors.
3
 
 *
4
 
 * Copyright (C) 2006-2008 Andrzej Zaborowski  <balrog@zabor.org>
5
 
 *
6
 
 * This program is free software; you can redistribute it and/or
7
 
 * modify it under the terms of the GNU General Public License as
8
 
 * published by the Free Software Foundation; either version 2 or
9
 
 * (at your option) version 3 of the License.
10
 
 *
11
 
 * This program is distributed in the hope that it will be useful,
12
 
 * but WITHOUT ANY WARRANTY; without even the implied warranty of
13
 
 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
14
 
 * GNU General Public License for more details.
15
 
 *
16
 
 * You should have received a copy of the GNU General Public License along
17
 
 * with this program; if not, see <http://www.gnu.org/licenses/>.
18
 
 */
19
 
#ifndef hw_omap_h
20
 
#include "exec/memory.h"
21
 
# define hw_omap_h              "omap.h"
22
 
#include "hw/irq.h"
23
 
 
24
 
# define OMAP_EMIFS_BASE        0x00000000
25
 
# define OMAP2_Q0_BASE          0x00000000
26
 
# define OMAP_CS0_BASE          0x00000000
27
 
# define OMAP_CS1_BASE          0x04000000
28
 
# define OMAP_CS2_BASE          0x08000000
29
 
# define OMAP_CS3_BASE          0x0c000000
30
 
# define OMAP_EMIFF_BASE        0x10000000
31
 
# define OMAP_IMIF_BASE         0x20000000
32
 
# define OMAP_LOCALBUS_BASE     0x30000000
33
 
# define OMAP2_Q1_BASE          0x40000000
34
 
# define OMAP2_L4_BASE          0x48000000
35
 
# define OMAP2_SRAM_BASE        0x40200000
36
 
# define OMAP2_L3_BASE          0x68000000
37
 
# define OMAP2_Q2_BASE          0x80000000
38
 
# define OMAP2_Q3_BASE          0xc0000000
39
 
# define OMAP3_Q1_BASE      0x40000000
40
 
# define OMAP3_L4_BASE      0x48000000
41
 
# define OMAP3_SRAM_BASE    0x40200000
42
 
# define OMAP3_L3_BASE      0x68000000
43
 
# define OMAP3_Q2_BASE      0x80000000
44
 
# define OMAP3_Q3_BASE      0xc0000000
45
 
# define OMAP_MPUI_BASE         0xe1000000
46
 
 
47
 
# define OMAP730_SRAM_SIZE      0x00032000
48
 
# define OMAP15XX_SRAM_SIZE     0x00030000
49
 
# define OMAP16XX_SRAM_SIZE     0x00004000
50
 
# define OMAP1611_SRAM_SIZE     0x0003e800
51
 
# define OMAP242X_SRAM_SIZE     0x000a0000
52
 
# define OMAP243X_SRAM_SIZE     0x00010000
53
 
# define OMAP3XXX_SRAM_SIZE     0x00010000
54
 
# define OMAP3XXX_BOOTROM_SIZE  0x00008000
55
 
# define OMAP_CS0_SIZE          0x04000000
56
 
# define OMAP_CS1_SIZE          0x04000000
57
 
# define OMAP_CS2_SIZE          0x04000000
58
 
# define OMAP_CS3_SIZE          0x04000000
59
 
 
60
 
/* omap_clk.c */
61
 
struct omap_mpu_state_s;
62
 
typedef struct clk *omap_clk;
63
 
omap_clk omap_findclk(struct omap_mpu_state_s *mpu, const char *name);
64
 
void omap_clk_init(struct omap_mpu_state_s *mpu);
65
 
void omap_clk_adduser(struct clk *clk, qemu_irq user);
66
 
void omap_clk_get(omap_clk clk);
67
 
void omap_clk_put(omap_clk clk);
68
 
void omap_clk_onoff(omap_clk clk, int on);
69
 
void omap_clk_canidle(omap_clk clk, int can);
70
 
void omap_clk_setrate(omap_clk clk, int divide, int multiply);
71
 
int64_t omap_clk_getrate(omap_clk clk);
72
 
void omap_clk_reparent(omap_clk clk, omap_clk parent);
73
 
 
74
 
/* OMAP2 l4 Interconnect */
75
 
struct omap_l4_s;
76
 
struct omap_l4_region_s;
77
 
typedef enum {
78
 
    L4TYPE_GENERIC = 0, /* not mapped by default, must be mapped separately */
79
 
    L4TYPE_IA,          /* initiator agent */
80
 
    L4TYPE_TA,          /* target agent */
81
 
    L4TYPE_LA,          /* link register agent */
82
 
    L4TYPE_AP           /* address protection */
83
 
} omap3_l4_region_type_t;
84
 
struct omap2_l4_agent_info_s {
85
 
    int ta;
86
 
    int region;
87
 
    int regions;
88
 
    int ta_region;
89
 
};
90
 
struct omap3_l4_agent_info_s {
91
 
    int agent_id;
92
 
    int first_region_id;
93
 
    int region_count;
94
 
};
95
 
struct omap_target_agent_s {
96
 
    MemoryRegion iomem;
97
 
    struct omap_l4_s *bus;
98
 
    int regions;
99
 
    const struct omap_l4_region_s *start;
100
 
    hwaddr base;
101
 
    uint32_t component;
102
 
    uint32_t control;
103
 
    uint32_t status;
104
 
};
105
 
struct omap_l4_region_s {
106
 
    hwaddr offset;
107
 
    size_t size;
108
 
    int access; /* omap3_l4_region_type_t for OMAP3 */
109
 
};
110
 
struct omap_l4_s *omap_l4_init(MemoryRegion *address_space,
111
 
                               hwaddr base, int ta_num,
112
 
                               int region_count);
113
 
struct omap_target_agent_s *omap2_l4ta_init(
114
 
    struct omap_l4_s *bus,
115
 
    const struct omap_l4_region_s *regions,
116
 
    const struct omap2_l4_agent_info_s *agents,
117
 
    int cs);
118
 
struct omap_target_agent_s *omap3_l4ta_init(
119
 
    struct omap_l4_s *bus,
120
 
    const struct omap_l4_region_s *regions,
121
 
    const struct omap3_l4_agent_info_s *agents,
122
 
    int cs);
123
 
hwaddr omap_l4_attach(struct omap_target_agent_s *ta,
124
 
                                         int region, MemoryRegion *mr);
125
 
hwaddr omap_l4_region_base(struct omap_target_agent_s *ta,
126
 
                                       int region);
127
 
hwaddr omap_l4_region_size(struct omap_target_agent_s *ta,
128
 
                                       int region);
129
 
 
130
 
/* OMAP2 SDRAM controller */
131
 
struct omap_sdrc_s;
132
 
struct omap_sdrc_s *omap_sdrc_init(MemoryRegion *sysmem,
133
 
                                   hwaddr base);
134
 
void omap_sdrc_reset(struct omap_sdrc_s *s);
135
 
 
136
 
/* OMAP2 general purpose memory controller */
137
 
struct omap_gpmc_s;
138
 
struct omap_gpmc_s *omap_gpmc_init(struct omap_mpu_state_s *mpu,
139
 
                                   hwaddr base,
140
 
                                   qemu_irq irq, qemu_irq drq);
141
 
void omap_gpmc_reset(struct omap_gpmc_s *s);
142
 
void omap_gpmc_attach(struct omap_gpmc_s *s, int cs, MemoryRegion *iomem);
143
 
void omap_gpmc_attach_nand(struct omap_gpmc_s *s, int cs, DeviceState *nand);
144
 
 
145
 
/*
146
 
 * Common IRQ numbers for level 1 interrupt handler
147
 
 * See /usr/include/asm-arm/arch-omap/irqs.h in Linux.
148
 
 */
149
 
# define OMAP_INT_CAMERA                1
150
 
# define OMAP_INT_FIQ                   3
151
 
# define OMAP_INT_RTDX                  6
152
 
# define OMAP_INT_DSP_MMU_ABORT         7
153
 
# define OMAP_INT_HOST                  8
154
 
# define OMAP_INT_ABORT                 9
155
 
# define OMAP_INT_BRIDGE_PRIV           13
156
 
# define OMAP_INT_GPIO_BANK1            14
157
 
# define OMAP_INT_UART3                 15
158
 
# define OMAP_INT_TIMER3                16
159
 
# define OMAP_INT_DMA_CH0_6             19
160
 
# define OMAP_INT_DMA_CH1_7             20
161
 
# define OMAP_INT_DMA_CH2_8             21
162
 
# define OMAP_INT_DMA_CH3               22
163
 
# define OMAP_INT_DMA_CH4               23
164
 
# define OMAP_INT_DMA_CH5               24
165
 
# define OMAP_INT_DMA_LCD               25
166
 
# define OMAP_INT_TIMER1                26
167
 
# define OMAP_INT_WD_TIMER              27
168
 
# define OMAP_INT_BRIDGE_PUB            28
169
 
# define OMAP_INT_TIMER2                30
170
 
# define OMAP_INT_LCD_CTRL              31
171
 
 
172
 
/*
173
 
 * Common OMAP-15xx IRQ numbers for level 1 interrupt handler
174
 
 */
175
 
# define OMAP_INT_15XX_IH2_IRQ          0
176
 
# define OMAP_INT_15XX_LB_MMU           17
177
 
# define OMAP_INT_15XX_LOCAL_BUS        29
178
 
 
179
 
/*
180
 
 * OMAP-1510 specific IRQ numbers for level 1 interrupt handler
181
 
 */
182
 
# define OMAP_INT_1510_SPI_TX           4
183
 
# define OMAP_INT_1510_SPI_RX           5
184
 
# define OMAP_INT_1510_DSP_MAILBOX1     10
185
 
# define OMAP_INT_1510_DSP_MAILBOX2     11
186
 
 
187
 
/*
188
 
 * OMAP-310 specific IRQ numbers for level 1 interrupt handler
189
 
 */
190
 
# define OMAP_INT_310_McBSP2_TX         4
191
 
# define OMAP_INT_310_McBSP2_RX         5
192
 
# define OMAP_INT_310_HSB_MAILBOX1      12
193
 
# define OMAP_INT_310_HSAB_MMU          18
194
 
 
195
 
/*
196
 
 * OMAP-1610 specific IRQ numbers for level 1 interrupt handler
197
 
 */
198
 
# define OMAP_INT_1610_IH2_IRQ          0
199
 
# define OMAP_INT_1610_IH2_FIQ          2
200
 
# define OMAP_INT_1610_McBSP2_TX        4
201
 
# define OMAP_INT_1610_McBSP2_RX        5
202
 
# define OMAP_INT_1610_DSP_MAILBOX1     10
203
 
# define OMAP_INT_1610_DSP_MAILBOX2     11
204
 
# define OMAP_INT_1610_LCD_LINE         12
205
 
# define OMAP_INT_1610_GPTIMER1         17
206
 
# define OMAP_INT_1610_GPTIMER2         18
207
 
# define OMAP_INT_1610_SSR_FIFO_0       29
208
 
 
209
 
/*
210
 
 * OMAP-730 specific IRQ numbers for level 1 interrupt handler
211
 
 */
212
 
# define OMAP_INT_730_IH2_FIQ           0
213
 
# define OMAP_INT_730_IH2_IRQ           1
214
 
# define OMAP_INT_730_USB_NON_ISO       2
215
 
# define OMAP_INT_730_USB_ISO           3
216
 
# define OMAP_INT_730_ICR               4
217
 
# define OMAP_INT_730_EAC               5
218
 
# define OMAP_INT_730_GPIO_BANK1        6
219
 
# define OMAP_INT_730_GPIO_BANK2        7
220
 
# define OMAP_INT_730_GPIO_BANK3        8
221
 
# define OMAP_INT_730_McBSP2TX          10
222
 
# define OMAP_INT_730_McBSP2RX          11
223
 
# define OMAP_INT_730_McBSP2RX_OVF      12
224
 
# define OMAP_INT_730_LCD_LINE          14
225
 
# define OMAP_INT_730_GSM_PROTECT       15
226
 
# define OMAP_INT_730_TIMER3            16
227
 
# define OMAP_INT_730_GPIO_BANK5        17
228
 
# define OMAP_INT_730_GPIO_BANK6        18
229
 
# define OMAP_INT_730_SPGIO_WR          29
230
 
 
231
 
/*
232
 
 * Common IRQ numbers for level 2 interrupt handler
233
 
 */
234
 
# define OMAP_INT_KEYBOARD              1
235
 
# define OMAP_INT_uWireTX               2
236
 
# define OMAP_INT_uWireRX               3
237
 
# define OMAP_INT_I2C                   4
238
 
# define OMAP_INT_MPUIO                 5
239
 
# define OMAP_INT_USB_HHC_1             6
240
 
# define OMAP_INT_McBSP3TX              10
241
 
# define OMAP_INT_McBSP3RX              11
242
 
# define OMAP_INT_McBSP1TX              12
243
 
# define OMAP_INT_McBSP1RX              13
244
 
# define OMAP_INT_UART1                 14
245
 
# define OMAP_INT_UART2                 15
246
 
# define OMAP_INT_USB_W2FC              20
247
 
# define OMAP_INT_1WIRE                 21
248
 
# define OMAP_INT_OS_TIMER              22
249
 
# define OMAP_INT_OQN                   23
250
 
# define OMAP_INT_GAUGE_32K             24
251
 
# define OMAP_INT_RTC_TIMER             25
252
 
# define OMAP_INT_RTC_ALARM             26
253
 
# define OMAP_INT_DSP_MMU               28
254
 
 
255
 
/*
256
 
 * OMAP-1510 specific IRQ numbers for level 2 interrupt handler
257
 
 */
258
 
# define OMAP_INT_1510_BT_MCSI1TX       16
259
 
# define OMAP_INT_1510_BT_MCSI1RX       17
260
 
# define OMAP_INT_1510_SoSSI_MATCH      19
261
 
# define OMAP_INT_1510_MEM_STICK        27
262
 
# define OMAP_INT_1510_COM_SPI_RO       31
263
 
 
264
 
/*
265
 
 * OMAP-310 specific IRQ numbers for level 2 interrupt handler
266
 
 */
267
 
# define OMAP_INT_310_FAC               0
268
 
# define OMAP_INT_310_USB_HHC_2         7
269
 
# define OMAP_INT_310_MCSI1_FE          16
270
 
# define OMAP_INT_310_MCSI2_FE          17
271
 
# define OMAP_INT_310_USB_W2FC_ISO      29
272
 
# define OMAP_INT_310_USB_W2FC_NON_ISO  30
273
 
# define OMAP_INT_310_McBSP2RX_OF       31
274
 
 
275
 
/*
276
 
 * OMAP-1610 specific IRQ numbers for level 2 interrupt handler
277
 
 */
278
 
# define OMAP_INT_1610_FAC              0
279
 
# define OMAP_INT_1610_USB_HHC_2        7
280
 
# define OMAP_INT_1610_USB_OTG          8
281
 
# define OMAP_INT_1610_SoSSI            9
282
 
# define OMAP_INT_1610_BT_MCSI1TX       16
283
 
# define OMAP_INT_1610_BT_MCSI1RX       17
284
 
# define OMAP_INT_1610_SoSSI_MATCH      19
285
 
# define OMAP_INT_1610_MEM_STICK        27
286
 
# define OMAP_INT_1610_McBSP2RX_OF      31
287
 
# define OMAP_INT_1610_STI              32
288
 
# define OMAP_INT_1610_STI_WAKEUP       33
289
 
# define OMAP_INT_1610_GPTIMER3         34
290
 
# define OMAP_INT_1610_GPTIMER4         35
291
 
# define OMAP_INT_1610_GPTIMER5         36
292
 
# define OMAP_INT_1610_GPTIMER6         37
293
 
# define OMAP_INT_1610_GPTIMER7         38
294
 
# define OMAP_INT_1610_GPTIMER8         39
295
 
# define OMAP_INT_1610_GPIO_BANK2       40
296
 
# define OMAP_INT_1610_GPIO_BANK3       41
297
 
# define OMAP_INT_1610_MMC2             42
298
 
# define OMAP_INT_1610_CF               43
299
 
# define OMAP_INT_1610_WAKE_UP_REQ      46
300
 
# define OMAP_INT_1610_GPIO_BANK4       48
301
 
# define OMAP_INT_1610_SPI              49
302
 
# define OMAP_INT_1610_DMA_CH6          53
303
 
# define OMAP_INT_1610_DMA_CH7          54
304
 
# define OMAP_INT_1610_DMA_CH8          55
305
 
# define OMAP_INT_1610_DMA_CH9          56
306
 
# define OMAP_INT_1610_DMA_CH10         57
307
 
# define OMAP_INT_1610_DMA_CH11         58
308
 
# define OMAP_INT_1610_DMA_CH12         59
309
 
# define OMAP_INT_1610_DMA_CH13         60
310
 
# define OMAP_INT_1610_DMA_CH14         61
311
 
# define OMAP_INT_1610_DMA_CH15         62
312
 
# define OMAP_INT_1610_NAND             63
313
 
 
314
 
/*
315
 
 * OMAP-730 specific IRQ numbers for level 2 interrupt handler
316
 
 */
317
 
# define OMAP_INT_730_HW_ERRORS         0
318
 
# define OMAP_INT_730_NFIQ_PWR_FAIL     1
319
 
# define OMAP_INT_730_CFCD              2
320
 
# define OMAP_INT_730_CFIREQ            3
321
 
# define OMAP_INT_730_I2C               4
322
 
# define OMAP_INT_730_PCC               5
323
 
# define OMAP_INT_730_MPU_EXT_NIRQ      6
324
 
# define OMAP_INT_730_SPI_100K_1        7
325
 
# define OMAP_INT_730_SYREN_SPI         8
326
 
# define OMAP_INT_730_VLYNQ             9
327
 
# define OMAP_INT_730_GPIO_BANK4        10
328
 
# define OMAP_INT_730_McBSP1TX          11
329
 
# define OMAP_INT_730_McBSP1RX          12
330
 
# define OMAP_INT_730_McBSP1RX_OF       13
331
 
# define OMAP_INT_730_UART_MODEM_IRDA_2 14
332
 
# define OMAP_INT_730_UART_MODEM_1      15
333
 
# define OMAP_INT_730_MCSI              16
334
 
# define OMAP_INT_730_uWireTX           17
335
 
# define OMAP_INT_730_uWireRX           18
336
 
# define OMAP_INT_730_SMC_CD            19
337
 
# define OMAP_INT_730_SMC_IREQ          20
338
 
# define OMAP_INT_730_HDQ_1WIRE         21
339
 
# define OMAP_INT_730_TIMER32K          22
340
 
# define OMAP_INT_730_MMC_SDIO          23
341
 
# define OMAP_INT_730_UPLD              24
342
 
# define OMAP_INT_730_USB_HHC_1         27
343
 
# define OMAP_INT_730_USB_HHC_2         28
344
 
# define OMAP_INT_730_USB_GENI          29
345
 
# define OMAP_INT_730_USB_OTG           30
346
 
# define OMAP_INT_730_CAMERA_IF         31
347
 
# define OMAP_INT_730_RNG               32
348
 
# define OMAP_INT_730_DUAL_MODE_TIMER   33
349
 
# define OMAP_INT_730_DBB_RF_EN         34
350
 
# define OMAP_INT_730_MPUIO_KEYPAD      35
351
 
# define OMAP_INT_730_SHA1_MD5          36
352
 
# define OMAP_INT_730_SPI_100K_2        37
353
 
# define OMAP_INT_730_RNG_IDLE          38
354
 
# define OMAP_INT_730_MPUIO             39
355
 
# define OMAP_INT_730_LLPC_LCD_CTRL_OFF 40
356
 
# define OMAP_INT_730_LLPC_OE_FALLING   41
357
 
# define OMAP_INT_730_LLPC_OE_RISING    42
358
 
# define OMAP_INT_730_LLPC_VSYNC        43
359
 
# define OMAP_INT_730_WAKE_UP_REQ       46
360
 
# define OMAP_INT_730_DMA_CH6           53
361
 
# define OMAP_INT_730_DMA_CH7           54
362
 
# define OMAP_INT_730_DMA_CH8           55
363
 
# define OMAP_INT_730_DMA_CH9           56
364
 
# define OMAP_INT_730_DMA_CH10          57
365
 
# define OMAP_INT_730_DMA_CH11          58
366
 
# define OMAP_INT_730_DMA_CH12          59
367
 
# define OMAP_INT_730_DMA_CH13          60
368
 
# define OMAP_INT_730_DMA_CH14          61
369
 
# define OMAP_INT_730_DMA_CH15          62
370
 
# define OMAP_INT_730_NAND              63
371
 
 
372
 
/*
373
 
 * OMAP-24xx common IRQ numbers
374
 
 */
375
 
# define OMAP_INT_24XX_STI              4
376
 
# define OMAP_INT_24XX_SYS_NIRQ         7
377
 
# define OMAP_INT_24XX_L3_IRQ           10
378
 
# define OMAP_INT_24XX_PRCM_MPU_IRQ     11
379
 
# define OMAP_INT_24XX_SDMA_IRQ0        12
380
 
# define OMAP_INT_24XX_SDMA_IRQ1        13
381
 
# define OMAP_INT_24XX_SDMA_IRQ2        14
382
 
# define OMAP_INT_24XX_SDMA_IRQ3        15
383
 
# define OMAP_INT_243X_MCBSP2_IRQ       16
384
 
# define OMAP_INT_243X_MCBSP3_IRQ       17
385
 
# define OMAP_INT_243X_MCBSP4_IRQ       18
386
 
# define OMAP_INT_243X_MCBSP5_IRQ       19
387
 
# define OMAP_INT_24XX_GPMC_IRQ         20
388
 
# define OMAP_INT_24XX_GUFFAW_IRQ       21
389
 
# define OMAP_INT_24XX_IVA_IRQ          22
390
 
# define OMAP_INT_24XX_EAC_IRQ          23
391
 
# define OMAP_INT_24XX_CAM_IRQ          24
392
 
# define OMAP_INT_24XX_DSS_IRQ          25
393
 
# define OMAP_INT_24XX_MAIL_U0_MPU      26
394
 
# define OMAP_INT_24XX_DSP_UMA          27
395
 
# define OMAP_INT_24XX_DSP_MMU          28
396
 
# define OMAP_INT_24XX_GPIO_BANK1       29
397
 
# define OMAP_INT_24XX_GPIO_BANK2       30
398
 
# define OMAP_INT_24XX_GPIO_BANK3       31
399
 
# define OMAP_INT_24XX_GPIO_BANK4       32
400
 
# define OMAP_INT_243X_GPIO_BANK5       33
401
 
# define OMAP_INT_24XX_MAIL_U3_MPU      34
402
 
# define OMAP_INT_24XX_WDT3             35
403
 
# define OMAP_INT_24XX_WDT4             36
404
 
# define OMAP_INT_24XX_GPTIMER1         37
405
 
# define OMAP_INT_24XX_GPTIMER2         38
406
 
# define OMAP_INT_24XX_GPTIMER3         39
407
 
# define OMAP_INT_24XX_GPTIMER4         40
408
 
# define OMAP_INT_24XX_GPTIMER5         41
409
 
# define OMAP_INT_24XX_GPTIMER6         42
410
 
# define OMAP_INT_24XX_GPTIMER7         43
411
 
# define OMAP_INT_24XX_GPTIMER8         44
412
 
# define OMAP_INT_24XX_GPTIMER9         45
413
 
# define OMAP_INT_24XX_GPTIMER10        46
414
 
# define OMAP_INT_24XX_GPTIMER11        47
415
 
# define OMAP_INT_24XX_GPTIMER12        48
416
 
# define OMAP_INT_24XX_PKA_IRQ          50
417
 
# define OMAP_INT_24XX_SHA1MD5_IRQ      51
418
 
# define OMAP_INT_24XX_RNG_IRQ          52
419
 
# define OMAP_INT_24XX_MG_IRQ           53
420
 
# define OMAP_INT_24XX_I2C1_IRQ         56
421
 
# define OMAP_INT_24XX_I2C2_IRQ         57
422
 
# define OMAP_INT_24XX_MCBSP1_IRQ_TX    59
423
 
# define OMAP_INT_24XX_MCBSP1_IRQ_RX    60
424
 
# define OMAP_INT_24XX_MCBSP2_IRQ_TX    62
425
 
# define OMAP_INT_24XX_MCBSP2_IRQ_RX    63
426
 
# define OMAP_INT_243X_MCBSP1_IRQ       64
427
 
# define OMAP_INT_24XX_MCSPI1_IRQ       65
428
 
# define OMAP_INT_24XX_MCSPI2_IRQ       66
429
 
# define OMAP_INT_24XX_SSI1_IRQ0        67
430
 
# define OMAP_INT_24XX_SSI1_IRQ1        68
431
 
# define OMAP_INT_24XX_SSI2_IRQ0        69
432
 
# define OMAP_INT_24XX_SSI2_IRQ1        70
433
 
# define OMAP_INT_24XX_SSI_GDD_IRQ      71
434
 
# define OMAP_INT_24XX_UART1_IRQ        72
435
 
# define OMAP_INT_24XX_UART2_IRQ        73
436
 
# define OMAP_INT_24XX_UART3_IRQ        74
437
 
# define OMAP_INT_24XX_USB_IRQ_GEN      75
438
 
# define OMAP_INT_24XX_USB_IRQ_NISO     76
439
 
# define OMAP_INT_24XX_USB_IRQ_ISO      77
440
 
# define OMAP_INT_24XX_USB_IRQ_HGEN     78
441
 
# define OMAP_INT_24XX_USB_IRQ_HSOF     79
442
 
# define OMAP_INT_24XX_USB_IRQ_OTG      80
443
 
# define OMAP_INT_24XX_VLYNQ_IRQ        81
444
 
# define OMAP_INT_24XX_MMC_IRQ          83
445
 
# define OMAP_INT_24XX_MS_IRQ           84
446
 
# define OMAP_INT_24XX_FAC_IRQ          85
447
 
# define OMAP_INT_24XX_MCSPI3_IRQ       91
448
 
# define OMAP_INT_243X_HS_USB_MC        92
449
 
# define OMAP_INT_243X_HS_USB_DMA       93
450
 
# define OMAP_INT_243X_CARKIT           94
451
 
# define OMAP_INT_34XX_GPTIMER12        95
452
 
 
453
 
/*
454
 
 * OMAP-3XXX common IRQ numbers
455
 
 */
456
 
#define OMAP_INT_3XXX_EMUINT        0  /* MPU emulation */
457
 
#define OMAP_INT_3XXX_COMMTX        1  /* MPU emulation */
458
 
#define OMAP_INT_3XXX_COMMRX        2  /* MPU emulation */
459
 
#define OMAP_INT_3XXX_BENCH         3  /* MPU emulation */
460
 
#define OMAP_INT_3XXX_MCBSP2_ST_IRQ 4  /* Sidetone MCBSP2 overflow */
461
 
#define OMAP_INT_3XXX_MCBSP3_ST_IRQ 5  /* Sidetone MCBSP3 overflow */
462
 
#define OMAP_INT_3XXX_SSM_ABORT_IRQ 6
463
 
#define OMAP_INT_3XXX_SYS_NIRQ      7  /* External source (active low) */
464
 
#define OMAP_INT_3XXX_D2D_FW_IRQ    8
465
 
#define OMAP_INT_3XXX_SMX_DBG_IRQ   9  /* L3 interconnect error for debug */
466
 
#define OMAP_INT_3XXX_SMX_APP_IRQ   10 /* L3 interconnect error for application */
467
 
#define OMAP_INT_3XXX_PRCM_MPU_IRQ  11 /* PRCM module IRQ */
468
 
#define OMAP_INT_3XXX_SDMA_IRQ0     12 /* System DMA request 0 */ 
469
 
#define OMAP_INT_3XXX_SDMA_IRQ1     13 /* System DMA request 1 */
470
 
#define OMAP_INT_3XXX_SDMA_IRQ2     14 /* System DMA request 2 */
471
 
#define OMAP_INT_3XXX_SDMA_IRQ3     15 /* System DMA request 3 */
472
 
#define OMAP_INT_3XXX_MCBSP1_IRQ    16 /* MCBSP module 1 IRQ */
473
 
#define OMAP_INT_3XXX_MCBSP2_IRQ    17 /* MCBSP module 2 IRQ */
474
 
#define OMAP_INT_3XXX_SR1_IRQ       18 /* SmartReflex 1 */
475
 
#define OMAP_INT_3XXX_SR2_IRQ       19 /* SmartReflex 2 */
476
 
#define OMAP_INT_3XXX_GPMC_IRQ      20 /* General-purpose memory controller module */ 
477
 
#define OMAP_INT_3XXX_SGX_IRQ       21 /* 2D/3D graphics module */
478
 
#define OMAP_INT_3XXX_MCBSP3_IRQ    22 /* MCBSP module 3 */
479
 
#define OMAP_INT_3XXX_MCBSP4_IRQ    23 /* MCBSP module 4 */
480
 
#define OMAP_INT_3XXX_CAM_IRQ0      24 /* Camera interface request 0 */
481
 
#define OMAP_INT_3XXX_DSS_IRQ       25 /* Display subsystem module */
482
 
#define OMAP_INT_3XXX_MAIL_U0_MPU   26 /* Mailbox user 0 request */
483
 
#define OMAP_INT_3XXX_MCBSP5_IRQ    27 /* MCBSP module 5 */
484
 
#define OMAP_INT_3XXX_IVA2_MMU_IRQ  28 /* IVA2 MMU */
485
 
#define OMAP_INT_3XXX_GPIO1_MPU_IRQ 29 /* GPIO module 1 */
486
 
#define OMAP_INT_3XXX_GPIO2_MPU_IRQ 30 /* GPIO module 2 */
487
 
#define OMAP_INT_3XXX_GPIO3_MPU_IRQ 31 /* GPIO module 3 */
488
 
#define OMAP_INT_3XXX_GPIO4_MPU_IRQ 32 /* GPIO module 4 */
489
 
#define OMAP_INT_3XXX_GPIO5_MPU_IRQ 33 /* GPIO module 5 */
490
 
#define OMAP_INT_3XXX_GPIO6_MPU_IRQ 34 /* GPIO module 6 */
491
 
#define OMAP_INT_3XXX_USIM_IRQ      35
492
 
#define OMAP_INT_3XXX_WDT3_IRQ      36 /* Watchdog timer module 3 overflow */
493
 
#define OMAP_INT_3XXX_GPT1_IRQ      37 /* General-purpose timer module 1 */
494
 
#define OMAP_INT_3XXX_GPT2_IRQ      38 /* General-purpose timer module 2 */
495
 
#define OMAP_INT_3XXX_GPT3_IRQ      39 /* General-purpose timer module 3 */
496
 
#define OMAP_INT_3XXX_GPT4_IRQ      40 /* General-purpose timer module 4 */
497
 
#define OMAP_INT_3XXX_GPT5_IRQ      41 /* General-purpose timer module 5 */
498
 
#define OMAP_INT_3XXX_GPT6_IRQ      42 /* General-purpose timer module 6 */
499
 
#define OMAP_INT_3XXX_GPT7_IRQ      43 /* General-purpose timer module 7 */
500
 
#define OMAP_INT_3XXX_GPT8_IRQ      44 /* General-purpose timer module 8 */
501
 
#define OMAP_INT_3XXX_GPT9_IRQ      45 /* General-purpose timer module 9 */
502
 
#define OMAP_INT_3XXX_GPT10_IRQ     46 /* General-purpose timer module 10 */
503
 
#define OMAP_INT_3XXX_GPT11_IRQ     47 /* General-purpose timer module 11 */
504
 
#define OMAP_INT_3XXX_MCSPI4_IRQ    48 /* MCSPI module 4 */
505
 
#define OMAP_INT_3XXX_SHA1MD52_IRQ  49
506
 
#define OMAP_INT_3XXX_FPKA_READY    50
507
 
#define OMAP_INT_3XXX_SHA1MD51_IRQ  51
508
 
#define OMAP_INT_3XXX_RNG_IRQ       52
509
 
#define OMAP_INT_3XXX_MG_IRQ        53
510
 
#define OMAP_INT_3XXX_MCBSP4_IRQ_TX 54 /* MCBSP module 4 transmit */
511
 
#define OMAP_INT_3XXX_MCBSP4_IRQ_RX 55 /* MCBSP module 4 receive */
512
 
#define OMAP_INT_3XXX_I2C1_IRQ      56 /* I2C module 1 */
513
 
#define OMAP_INT_3XXX_I2C2_IRQ      57 /* I2C module 2 */
514
 
#define OMAP_INT_3XXX_HDQ_IRQ       58 /* HDQ/1-Wire */
515
 
#define OMAP_INT_3XXX_MCBSP1_IRQ_TX 59 /* MCBSP module 1 transmit */
516
 
#define OMAP_INT_3XXX_MCBSP1_IRQ_RX 60 /* MCBSP module 1 receive */
517
 
#define OMAP_INT_3XXX_I2C3_IRQ      61 /* I2C module 3 */
518
 
#define OMAP_INT_3XXX_MCBSP2_IRQ_TX 62 /* MCBSP module 2 transmit */
519
 
#define OMAP_INT_3XXX_MCBSP2_IRQ_RX 63 /* MCBSP module 2 receive */
520
 
#define OMAP_INT_3XXX_FPKA_ERROR    64
521
 
#define OMAP_INT_3XXX_MCSPI1_IRQ    65 /* MCSPI module 1 */
522
 
#define OMAP_INT_3XXX_MCSPI2_IRQ    66 /* MCSPI module 2 */
523
 
/* IRQ67 is reserved */
524
 
/* IRQ68 is reserved */
525
 
/* IRQ69 is reserved */
526
 
/* IRQ70 is reserved */
527
 
/* IRQ71 is reserved */
528
 
#define OMAP_INT_3XXX_UART1_IRQ     72 /* UART module 1 */
529
 
#define OMAP_INT_3XXX_UART2_IRQ     73 /* UART module 2 */
530
 
#define OMAP_INT_3XXX_UART3_IRQ     74 /* UART module 3 (also infrared)*/
531
 
#define OMAP_INT_3XXX_PBIAS_IRQ     75 /* Merged interrupt for PBIASlite1 and 2 */
532
 
#define OMAP_INT_3XXX_OHCI_IRQ      76 /* OHCI controller HSUSB MP Host interrupt */
533
 
#define OMAP_INT_3XXX_EHCI_IRQ      77 /* EHCI controller HSUSB MP Host interrupt */
534
 
#define OMAP_INT_3XXX_TLL_IRQ       78 /* HSUSB MP TLL interrupt */
535
 
/* IRQ79 is reserved */
536
 
#define OMAP_INT_3XXX_UART4_IRQ     80 /* UART module 4 (OMAP3630 only) */
537
 
#define OMAP_INT_3XXX_MCBSP5_IRQ_TX 81 /* MCBSP module 5 transmit */
538
 
#define OMAP_INT_3XXX_MCBSP5_IRQ_RX 82 /* MCBSP module 5 receive */
539
 
#define OMAP_INT_3XXX_MMC1_IRQ      83 /* MMC/SD module 1 */
540
 
#define OMAP_INT_3XXX_MS_IRQ            84
541
 
/* IRQ85 is reserved */
542
 
#define OMAP_INT_3XXX_MMC2_IRQ          86 /* MMC/SD module 2 */
543
 
#define OMAP_INT_3XXX_MPU_ICR_IRQ   87 /* MPU ICR */
544
 
#define OMAP_INT_3XXX_D2DFRINT      88 /* 3G coprocessor */
545
 
#define OMAP_INT_3XXX_MCBSP3_IRQ_TX 89 /* MCBSP module 3 transmit */
546
 
#define OMAP_INT_3XXX_MCBSP3_IRQ_RX 90 /* MCBSP module 3 receive */
547
 
#define OMAP_INT_3XXX_MCSPI3_IRQ    91 /* MCSPI module 3 */
548
 
#define OMAP_INT_3XXX_HSUSB_MC      92 /* High-Speed USB OTG controller */
549
 
#define OMAP_INT_3XXX_HSUSB_DMA     93 /* High-Speed USB OTG DMA controller */
550
 
#define OMAP_INT_3XXX_MMC3_IRQ      94 /* MMC/SD module 3 */
551
 
#define OMAP_INT_3XXX_GPT12_IRQ     95 /* General-purpose timer module 12 */
552
 
 
553
 
/* omap_dma.c */
554
 
enum omap_dma_model {
555
 
    omap_dma_3_0,
556
 
    omap_dma_3_1,
557
 
    omap_dma_3_2,
558
 
    omap_dma_4,
559
 
};
560
 
 
561
 
struct soc_dma_s;
562
 
struct soc_dma_s *omap_dma_init(hwaddr base, qemu_irq *irqs,
563
 
                MemoryRegion *sysmem,
564
 
                qemu_irq lcd_irq, struct omap_mpu_state_s *mpu, omap_clk clk,
565
 
                enum omap_dma_model model);
566
 
struct soc_dma_s *omap_dma4_init(hwaddr base, qemu_irq *irqs,
567
 
                MemoryRegion *sysmem,
568
 
                struct omap_mpu_state_s *mpu, int fifo,
569
 
                int chans, omap_clk iclk, omap_clk fclk);
570
 
struct soc_dma_s *omap3_dma4_init(struct omap_target_agent_s *ta,
571
 
                                  struct omap_mpu_state_s *mpu,
572
 
                                  qemu_irq *irqs, int chans,
573
 
                                  omap_clk iclk, omap_clk fclk);
574
 
void omap_dma_reset(struct soc_dma_s *s);
575
 
 
576
 
struct dma_irq_map {
577
 
    int ih;
578
 
    int intr;
579
 
};
580
 
 
581
 
/* Only used in OMAP DMA 3.x gigacells */
582
 
enum omap_dma_port {
583
 
    emiff = 0,
584
 
    emifs,
585
 
    imif,       /* omap16xx: ocp_t1 */
586
 
    tipb,
587
 
    local,      /* omap16xx: ocp_t2 */
588
 
    tipb_mpui,
589
 
    __omap_dma_port_last,
590
 
};
591
 
 
592
 
typedef enum {
593
 
    constant = 0,
594
 
    post_incremented,
595
 
    single_index,
596
 
    double_index,
597
 
} omap_dma_addressing_t;
598
 
 
599
 
/* Only used in OMAP DMA 3.x gigacells */
600
 
struct omap_dma_lcd_channel_s {
601
 
    enum omap_dma_port src;
602
 
    hwaddr src_f1_top;
603
 
    hwaddr src_f1_bottom;
604
 
    hwaddr src_f2_top;
605
 
    hwaddr src_f2_bottom;
606
 
 
607
 
    /* Used in OMAP DMA 3.2 gigacell */
608
 
    unsigned char brust_f1;
609
 
    unsigned char pack_f1;
610
 
    unsigned char data_type_f1;
611
 
    unsigned char brust_f2;
612
 
    unsigned char pack_f2;
613
 
    unsigned char data_type_f2;
614
 
    unsigned char end_prog;
615
 
    unsigned char repeat;
616
 
    unsigned char auto_init;
617
 
    unsigned char priority;
618
 
    unsigned char fs;
619
 
    unsigned char running;
620
 
    unsigned char bs;
621
 
    unsigned char omap_3_1_compatible_disable;
622
 
    unsigned char dst;
623
 
    unsigned char lch_type;
624
 
    int16_t element_index_f1;
625
 
    int16_t element_index_f2;
626
 
    int32_t frame_index_f1;
627
 
    int32_t frame_index_f2;
628
 
    uint16_t elements_f1;
629
 
    uint16_t frames_f1;
630
 
    uint16_t elements_f2;
631
 
    uint16_t frames_f2;
632
 
    omap_dma_addressing_t mode_f1;
633
 
    omap_dma_addressing_t mode_f2;
634
 
 
635
 
    /* Destination port is fixed.  */
636
 
    int interrupts;
637
 
    int condition;
638
 
    int dual;
639
 
 
640
 
    int current_frame;
641
 
    hwaddr phys_framebuffer[2];
642
 
    qemu_irq irq;
643
 
    struct omap_mpu_state_s *mpu;
644
 
} *omap_dma_get_lcdch(struct soc_dma_s *s);
645
 
 
646
 
/*
647
 
 * DMA request numbers for OMAP1
648
 
 * See /usr/include/asm-arm/arch-omap/dma.h in Linux.
649
 
 */
650
 
# define OMAP_DMA_NO_DEVICE             0
651
 
# define OMAP_DMA_MCSI1_TX              1
652
 
# define OMAP_DMA_MCSI1_RX              2
653
 
# define OMAP_DMA_I2C_RX                3
654
 
# define OMAP_DMA_I2C_TX                4
655
 
# define OMAP_DMA_EXT_NDMA_REQ0         5
656
 
# define OMAP_DMA_EXT_NDMA_REQ1         6
657
 
# define OMAP_DMA_UWIRE_TX              7
658
 
# define OMAP_DMA_MCBSP1_TX             8
659
 
# define OMAP_DMA_MCBSP1_RX             9
660
 
# define OMAP_DMA_MCBSP3_TX             10
661
 
# define OMAP_DMA_MCBSP3_RX             11
662
 
# define OMAP_DMA_UART1_TX              12
663
 
# define OMAP_DMA_UART1_RX              13
664
 
# define OMAP_DMA_UART2_TX              14
665
 
# define OMAP_DMA_UART2_RX              15
666
 
# define OMAP_DMA_MCBSP2_TX             16
667
 
# define OMAP_DMA_MCBSP2_RX             17
668
 
# define OMAP_DMA_UART3_TX              18
669
 
# define OMAP_DMA_UART3_RX              19
670
 
# define OMAP_DMA_CAMERA_IF_RX          20
671
 
# define OMAP_DMA_MMC_TX                21
672
 
# define OMAP_DMA_MMC_RX                22
673
 
# define OMAP_DMA_NAND                  23      /* Not in OMAP310 */
674
 
# define OMAP_DMA_IRQ_LCD_LINE          24      /* Not in OMAP310 */
675
 
# define OMAP_DMA_MEMORY_STICK          25      /* Not in OMAP310 */
676
 
# define OMAP_DMA_USB_W2FC_RX0          26
677
 
# define OMAP_DMA_USB_W2FC_RX1          27
678
 
# define OMAP_DMA_USB_W2FC_RX2          28
679
 
# define OMAP_DMA_USB_W2FC_TX0          29
680
 
# define OMAP_DMA_USB_W2FC_TX1          30
681
 
# define OMAP_DMA_USB_W2FC_TX2          31
682
 
 
683
 
/* These are only for 1610 */
684
 
# define OMAP_DMA_CRYPTO_DES_IN         32
685
 
# define OMAP_DMA_SPI_TX                33
686
 
# define OMAP_DMA_SPI_RX                34
687
 
# define OMAP_DMA_CRYPTO_HASH           35
688
 
# define OMAP_DMA_CCP_ATTN              36
689
 
# define OMAP_DMA_CCP_FIFO_NOT_EMPTY    37
690
 
# define OMAP_DMA_CMT_APE_TX_CHAN_0     38
691
 
# define OMAP_DMA_CMT_APE_RV_CHAN_0     39
692
 
# define OMAP_DMA_CMT_APE_TX_CHAN_1     40
693
 
# define OMAP_DMA_CMT_APE_RV_CHAN_1     41
694
 
# define OMAP_DMA_CMT_APE_TX_CHAN_2     42
695
 
# define OMAP_DMA_CMT_APE_RV_CHAN_2     43
696
 
# define OMAP_DMA_CMT_APE_TX_CHAN_3     44
697
 
# define OMAP_DMA_CMT_APE_RV_CHAN_3     45
698
 
# define OMAP_DMA_CMT_APE_TX_CHAN_4     46
699
 
# define OMAP_DMA_CMT_APE_RV_CHAN_4     47
700
 
# define OMAP_DMA_CMT_APE_TX_CHAN_5     48
701
 
# define OMAP_DMA_CMT_APE_RV_CHAN_5     49
702
 
# define OMAP_DMA_CMT_APE_TX_CHAN_6     50
703
 
# define OMAP_DMA_CMT_APE_RV_CHAN_6     51
704
 
# define OMAP_DMA_CMT_APE_TX_CHAN_7     52
705
 
# define OMAP_DMA_CMT_APE_RV_CHAN_7     53
706
 
# define OMAP_DMA_MMC2_TX               54
707
 
# define OMAP_DMA_MMC2_RX               55
708
 
# define OMAP_DMA_CRYPTO_DES_OUT        56
709
 
 
710
 
/*
711
 
 * DMA request numbers for the OMAP2
712
 
 */
713
 
# define OMAP24XX_DMA_NO_DEVICE         0
714
 
# define OMAP24XX_DMA_XTI_DMA           1       /* Not in OMAP2420 */
715
 
# define OMAP24XX_DMA_EXT_DMAREQ0       2
716
 
# define OMAP24XX_DMA_EXT_DMAREQ1       3
717
 
# define OMAP24XX_DMA_GPMC              4
718
 
# define OMAP24XX_DMA_GFX               5       /* Not in OMAP2420 */
719
 
# define OMAP24XX_DMA_DSS               6
720
 
# define OMAP24XX_DMA_VLYNQ_TX          7       /* Not in OMAP2420 */
721
 
# define OMAP24XX_DMA_CWT               8       /* Not in OMAP2420 */
722
 
# define OMAP24XX_DMA_AES_TX            9       /* Not in OMAP2420 */
723
 
# define OMAP24XX_DMA_AES_RX            10      /* Not in OMAP2420 */
724
 
# define OMAP24XX_DMA_DES_TX            11      /* Not in OMAP2420 */
725
 
# define OMAP24XX_DMA_DES_RX            12      /* Not in OMAP2420 */
726
 
# define OMAP24XX_DMA_SHA1MD5_RX        13      /* Not in OMAP2420 */
727
 
# define OMAP24XX_DMA_EXT_DMAREQ2       14
728
 
# define OMAP24XX_DMA_EXT_DMAREQ3       15
729
 
# define OMAP24XX_DMA_EXT_DMAREQ4       16
730
 
# define OMAP24XX_DMA_EAC_AC_RD         17
731
 
# define OMAP24XX_DMA_EAC_AC_WR         18
732
 
# define OMAP24XX_DMA_EAC_MD_UL_RD      19
733
 
# define OMAP24XX_DMA_EAC_MD_UL_WR      20
734
 
# define OMAP24XX_DMA_EAC_MD_DL_RD      21
735
 
# define OMAP24XX_DMA_EAC_MD_DL_WR      22
736
 
# define OMAP24XX_DMA_EAC_BT_UL_RD      23
737
 
# define OMAP24XX_DMA_EAC_BT_UL_WR      24
738
 
# define OMAP24XX_DMA_EAC_BT_DL_RD      25
739
 
# define OMAP24XX_DMA_EAC_BT_DL_WR      26
740
 
# define OMAP24XX_DMA_I2C1_TX           27
741
 
# define OMAP24XX_DMA_I2C1_RX           28
742
 
# define OMAP24XX_DMA_I2C2_TX           29
743
 
# define OMAP24XX_DMA_I2C2_RX           30
744
 
# define OMAP24XX_DMA_MCBSP1_TX         31
745
 
# define OMAP24XX_DMA_MCBSP1_RX         32
746
 
# define OMAP24XX_DMA_MCBSP2_TX         33
747
 
# define OMAP24XX_DMA_MCBSP2_RX         34
748
 
# define OMAP24XX_DMA_SPI1_TX0          35
749
 
# define OMAP24XX_DMA_SPI1_RX0          36
750
 
# define OMAP24XX_DMA_SPI1_TX1          37
751
 
# define OMAP24XX_DMA_SPI1_RX1          38
752
 
# define OMAP24XX_DMA_SPI1_TX2          39
753
 
# define OMAP24XX_DMA_SPI1_RX2          40
754
 
# define OMAP24XX_DMA_SPI1_TX3          41
755
 
# define OMAP24XX_DMA_SPI1_RX3          42
756
 
# define OMAP24XX_DMA_SPI2_TX0          43
757
 
# define OMAP24XX_DMA_SPI2_RX0          44
758
 
# define OMAP24XX_DMA_SPI2_TX1          45
759
 
# define OMAP24XX_DMA_SPI2_RX1          46
760
 
 
761
 
# define OMAP24XX_DMA_UART1_TX          49
762
 
# define OMAP24XX_DMA_UART1_RX          50
763
 
# define OMAP24XX_DMA_UART2_TX          51
764
 
# define OMAP24XX_DMA_UART2_RX          52
765
 
# define OMAP24XX_DMA_UART3_TX          53
766
 
# define OMAP24XX_DMA_UART3_RX          54
767
 
# define OMAP24XX_DMA_USB_W2FC_TX0      55
768
 
# define OMAP24XX_DMA_USB_W2FC_RX0      56
769
 
# define OMAP24XX_DMA_USB_W2FC_TX1      57
770
 
# define OMAP24XX_DMA_USB_W2FC_RX1      58
771
 
# define OMAP24XX_DMA_USB_W2FC_TX2      59
772
 
# define OMAP24XX_DMA_USB_W2FC_RX2      60
773
 
# define OMAP24XX_DMA_MMC1_TX           61
774
 
# define OMAP24XX_DMA_MMC1_RX           62
775
 
# define OMAP24XX_DMA_MS                63      /* Not in OMAP2420 */
776
 
# define OMAP24XX_DMA_EXT_DMAREQ5       64
777
 
 
778
 
/*
779
 
 * DMA request numbers for the OMAP3
780
 
 * Note that the numbers have to match the values that are
781
 
 * written to CCRi SYNCHRO_CONTROL bits, i.e. actual line
782
 
 * number plus one! Zero is a reserved value (defined as
783
 
 * NO_DEVICE here). Other missing values are reserved.
784
 
 */
785
 
#define OMAP3XXX_DMA_NO_DEVICE        0
786
 
 
787
 
#define OMAP3XXX_DMA_EXT_DMAREQ0      2
788
 
#define OMAP3XXX_DMA_EXT_DMAREQ1      3
789
 
#define OMAP3XXX_DMA_GPMC             4
790
 
 
791
 
#define OMAP3XXX_DMA_DSS_LINETRIGGER  6
792
 
#define OMAP3XXX_DMA_EXT_DMAREQ2      7
793
 
 
794
 
#define OMAP3XXX_DMA_SPI3_TX0         15
795
 
#define OMAP3XXX_DMA_SPI3_RX0         16
796
 
#define OMAP3XXX_DMA_MCBSP3_TX        17
797
 
#define OMAP3XXX_DMA_MCBSP3_RX        18
798
 
#define OMAP3XXX_DMA_MCBSP4_TX        19
799
 
#define OMAP3XXX_DMA_MCBSP4_RX        20
800
 
#define OMAP3XXX_DMA_MCBSP5_TX        21
801
 
#define OMAP3XXX_DMA_MCBSP5_RX        22
802
 
#define OMAP3XXX_DMA_SPI3_TX1         23
803
 
#define OMAP3XXX_DMA_SPI3_RX1         24
804
 
#define OMAP3XXX_DMA_I2C3_TX          25
805
 
#define OMAP3XXX_DMA_I2C3_RX          26
806
 
#define OMAP3XXX_DMA_I2C1_TX          27
807
 
#define OMAP3XXX_DMA_I2C1_RX          28
808
 
#define OMAP3XXX_DMA_I2C2_TX          29
809
 
#define OMAP3XXX_DMA_I2C2_RX          30
810
 
#define OMAP3XXX_DMA_MCBSP1_TX        31
811
 
#define OMAP3XXX_DMA_MCBSP1_RX        32
812
 
#define OMAP3XXX_DMA_MCBSP2_TX        33
813
 
#define OMAP3XXX_DMA_MCBSP2_RX        34
814
 
#define OMAP3XXX_DMA_SPI1_TX0         35
815
 
#define OMAP3XXX_DMA_SPI1_RX0         36
816
 
#define OMAP3XXX_DMA_SPI1_TX1         37
817
 
#define OMAP3XXX_DMA_SPI1_RX1         38
818
 
#define OMAP3XXX_DMA_SPI1_TX2         39
819
 
#define OMAP3XXX_DMA_SPI1_RX2         40
820
 
#define OMAP3XXX_DMA_SPI1_TX3         41
821
 
#define OMAP3XXX_DMA_SPI1_RX3         42
822
 
#define OMAP3XXX_DMA_SPI2_TX0         43
823
 
#define OMAP3XXX_DMA_SPI2_RX0         44
824
 
#define OMAP3XXX_DMA_SPI2_TX1         45
825
 
#define OMAP3XXX_DMA_SPI2_RX1         46
826
 
#define OMAP3XXX_DMA_MMC2_TX          47
827
 
#define OMAP3XXX_DMA_MMC2_RX          48
828
 
#define OMAP3XXX_DMA_UART1_TX         49
829
 
#define OMAP3XXX_DMA_UART1_RX         50
830
 
#define OMAP3XXX_DMA_UART2_TX         51
831
 
#define OMAP3XXX_DMA_UART2_RX         52
832
 
#define OMAP3XXX_DMA_UART3_TX         53
833
 
#define OMAP3XXX_DMA_UART3_RX         54
834
 
 
835
 
#define OMAP3XXX_DMA_MMC1_TX          61
836
 
#define OMAP3XXX_DMA_MMC1_RX          62
837
 
#define OMAP3XXX_DMA_MS               63
838
 
#define OMAP3XXX_DMA_EXT_DMAREQ3      64
839
 
#define OMAP3XXX_DMA_AES2_TX          65
840
 
#define OMAP3XXX_DMA_AES2_RX          66
841
 
#define OMAP3XXX_DMA_DES2_TX          67
842
 
#define OMAP3XXX_DMA_DES2_RX          68
843
 
#define OMAP3XXX_DMA_SHA1MD5_RX       69
844
 
#define OMAP3XXX_DMA_SPI4_TX0         70
845
 
#define OMAP3XXX_DMA_SPI4_RX0         71
846
 
#define OMAP3XXX_DMA_DSS0             72
847
 
#define OMAP3XXX_DMA_DSS1             73
848
 
#define OMAP3XXX_DMA_DSS2             74
849
 
#define OMAP3XXX_DMA_DSS3             75
850
 
 
851
 
#define OMAP3XXX_DMA_MMC3_TX          77
852
 
#define OMAP3XXX_DMA_MMC3_RX          78
853
 
#define OMAP3XXX_DMA_USIM_TX          79
854
 
#define OMAP3XXX_DMA_USIM_RX          80
855
 
#define OMAP3XXX_DMA_UART4_TX         81
856
 
#define OMAP3XXX_DMA_UART4_RX         82
857
 
 
858
 
/* omap[123].c */
859
 
/* OMAP2 gp timer */
860
 
struct omap_gp_timer_s;
861
 
struct omap_gp_timer_s *omap_gp_timer_init(struct omap_target_agent_s *ta,
862
 
                qemu_irq irq, omap_clk fclk, omap_clk iclk);
863
 
void omap_gp_timer_reset(struct omap_gp_timer_s *s);
864
 
void omap_gp_timer_change_clk(struct omap_gp_timer_s *timer);
865
 
 
866
 
/* OMAP2 sysctimer */
867
 
struct omap_synctimer_s;
868
 
struct omap_synctimer_s *omap_synctimer_init(struct omap_target_agent_s *ta,
869
 
                struct omap_mpu_state_s *mpu, omap_clk fclk, omap_clk iclk);
870
 
void omap_synctimer_reset(struct omap_synctimer_s *s);
871
 
 
872
 
struct omap_uart_s;
873
 
struct omap_uart_s *omap_uart_init(hwaddr base,
874
 
                qemu_irq irq, omap_clk fclk, omap_clk iclk,
875
 
                qemu_irq txdma, qemu_irq rxdma,
876
 
                const char *label, CharDriverState *chr);
877
 
struct omap_uart_s *omap2_uart_init(MemoryRegion *sysmem,
878
 
                struct omap_target_agent_s *ta,
879
 
                qemu_irq irq, omap_clk fclk, omap_clk iclk,
880
 
                qemu_irq txdma, qemu_irq rxdma,
881
 
                const char *label, CharDriverState *chr);
882
 
void omap_uart_reset(struct omap_uart_s *s);
883
 
void omap_uart_attach(struct omap_uart_s *s, CharDriverState *chr);
884
 
 
885
 
struct omap_mpuio_s;
886
 
qemu_irq *omap_mpuio_in_get(struct omap_mpuio_s *s);
887
 
void omap_mpuio_out_set(struct omap_mpuio_s *s, int line, qemu_irq handler);
888
 
void omap_mpuio_key(struct omap_mpuio_s *s, int row, int col, int down);
889
 
 
890
 
struct uWireSlave {
891
 
    uint16_t (*receive)(void *opaque);
892
 
    void (*send)(void *opaque, uint16_t data);
893
 
    void *opaque;
894
 
};
895
 
struct omap_uwire_s;
896
 
void omap_uwire_attach(struct omap_uwire_s *s,
897
 
                uWireSlave *slave, int chipselect);
898
 
 
899
 
/* OMAP2 spi */
900
 
struct omap_mcspi_s;
901
 
struct omap_mcspi_s *omap_mcspi_init(struct omap_target_agent_s *ta,
902
 
                                     struct omap_mpu_state_s *mp,
903
 
                                     int chnum, qemu_irq irq, qemu_irq *drq,
904
 
                                     omap_clk fclk, omap_clk iclk);
905
 
void omap_mcspi_attach(struct omap_mcspi_s *s,
906
 
                uint32_t (*txrx)(void *opaque, uint32_t, int), void *opaque,
907
 
                int chipselect);
908
 
void omap_mcspi_reset(struct omap_mcspi_s *s);
909
 
 
910
 
struct I2SCodec {
911
 
    void *opaque;
912
 
 
913
 
    /* The CPU can call this if it is generating the clock signal on the
914
 
     * i2s port.  The CODEC can ignore it if it is set up as a clock
915
 
     * master and generates its own clock.  */
916
 
    void (*set_rate)(void *opaque, int in, int out);
917
 
 
918
 
    void (*tx_swallow)(void *opaque);
919
 
    qemu_irq rx_swallow;
920
 
    qemu_irq tx_start;
921
 
 
922
 
    int tx_rate;
923
 
    int cts;
924
 
    int rx_rate;
925
 
    int rts;
926
 
 
927
 
    struct i2s_fifo_s {
928
 
        uint8_t *fifo;
929
 
        int len;
930
 
        int start;
931
 
        int size;
932
 
    } in, out;
933
 
};
934
 
struct omap_mcbsp_s;
935
 
void omap_mcbsp_i2s_attach(struct omap_mcbsp_s *s, I2SCodec *slave);
936
 
 
937
 
void omap_tap_init(struct omap_target_agent_s *ta,
938
 
                struct omap_mpu_state_s *mpu);
939
 
 
940
 
/* omap_lcdc.c */
941
 
struct omap_lcd_panel_s;
942
 
void omap_lcdc_reset(struct omap_lcd_panel_s *s);
943
 
struct omap_lcd_panel_s *omap_lcdc_init(MemoryRegion *sysmem,
944
 
                                        hwaddr base,
945
 
                                        qemu_irq irq,
946
 
                                        struct omap_dma_lcd_channel_s *dma,
947
 
                                        omap_clk clk);
948
 
 
949
 
/* omap_dss.c */
950
 
struct rfbi_chip_s {
951
 
    void *opaque;
952
 
    void (*write)(void *opaque, int dc, uint16_t value);
953
 
    void (*block)(void *opaque, int dc, void *buf, size_t len, int pitch);
954
 
    uint16_t (*read)(void *opaque, int dc);
955
 
};
956
 
struct omap_dss_s;
957
 
void omap_dss_reset(struct omap_dss_s *s);
958
 
struct omap_dss_s *omap_dss_init(struct omap_target_agent_s *ta,
959
 
                MemoryRegion *sysmem,
960
 
                hwaddr l3_base,
961
 
                qemu_irq irq, qemu_irq drq,
962
 
                omap_clk fck1, omap_clk fck2, omap_clk ck54m,
963
 
                omap_clk ick1, omap_clk ick2);
964
 
void omap_rfbi_attach(struct omap_dss_s *s, int cs, struct rfbi_chip_s *chip);
965
 
 
966
 
/* omap_mmc.c */
967
 
struct omap_mmc_s;
968
 
struct omap_mmc_s *omap_mmc_init(hwaddr base,
969
 
                MemoryRegion *sysmem,
970
 
                BlockDriverState *bd,
971
 
                qemu_irq irq, qemu_irq dma[], omap_clk clk);
972
 
struct omap_mmc_s *omap2_mmc_init(struct omap_target_agent_s *ta,
973
 
                BlockDriverState *bd, qemu_irq irq, qemu_irq dma[],
974
 
                omap_clk fclk, omap_clk iclk);
975
 
void omap_mmc_reset(struct omap_mmc_s *s);
976
 
void omap_mmc_handlers(struct omap_mmc_s *s, qemu_irq ro, qemu_irq cover);
977
 
void omap_mmc_enable(struct omap_mmc_s *s, int enable);
978
 
 
979
 
/* omap_i2c.c */
980
 
i2c_bus *omap_i2c_bus(DeviceState *omap_i2c);
981
 
 
982
 
# define cpu_is_omap310(cpu)            (cpu->mpu_model == omap310)
983
 
# define cpu_is_omap1510(cpu)           (cpu->mpu_model == omap1510)
984
 
# define cpu_is_omap1610(cpu)           (cpu->mpu_model == omap1610)
985
 
# define cpu_is_omap1710(cpu)           (cpu->mpu_model == omap1710)
986
 
# define cpu_is_omap2410(cpu)           (cpu->mpu_model == omap2410)
987
 
# define cpu_is_omap2420(cpu)           (cpu->mpu_model == omap2420)
988
 
# define cpu_is_omap2430(cpu)           (cpu->mpu_model == omap2430)
989
 
# define cpu_is_omap3430(cpu)           (cpu->mpu_model == omap3430)
990
 
# define cpu_is_omap3630(cpu)           (cpu->mpu_model == omap3630)
991
 
 
992
 
# define cpu_is_omap15xx(cpu)           \
993
 
        (cpu_is_omap310(cpu) || cpu_is_omap1510(cpu))
994
 
# define cpu_is_omap16xx(cpu)           \
995
 
        (cpu_is_omap1610(cpu) || cpu_is_omap1710(cpu))
996
 
# define cpu_is_omap24xx(cpu)           \
997
 
        (cpu_is_omap2410(cpu) || cpu_is_omap2420(cpu) || cpu_is_omap2430(cpu))
998
 
 
999
 
# define cpu_class_omap1(cpu)           \
1000
 
        (cpu_is_omap15xx(cpu) || cpu_is_omap16xx(cpu))
1001
 
# define cpu_class_omap2(cpu)           cpu_is_omap24xx(cpu)
1002
 
# define cpu_class_omap3(cpu) \
1003
 
        (cpu_is_omap3430(cpu) || cpu_is_omap3630(cpu))
1004
 
 
1005
 
struct omap_mpu_state_s {
1006
 
    enum omap_mpu_model {
1007
 
        omap310,
1008
 
        omap1510,
1009
 
        omap1610,
1010
 
        omap1710,
1011
 
        omap2410,
1012
 
        omap2420,
1013
 
        omap2422,
1014
 
        omap2423,
1015
 
        omap2430,
1016
 
        omap3430,
1017
 
        omap3630,
1018
 
    } mpu_model;
1019
 
 
1020
 
    ARMCPU *cpu;
1021
 
 
1022
 
    qemu_irq *drq;
1023
 
 
1024
 
    qemu_irq wakeup;
1025
 
 
1026
 
    MemoryRegion ulpd_pm_iomem;
1027
 
    MemoryRegion pin_cfg_iomem;
1028
 
    MemoryRegion id_iomem;
1029
 
    MemoryRegion id_iomem_e18;
1030
 
    MemoryRegion id_iomem_ed4;
1031
 
    MemoryRegion id_iomem_e20;
1032
 
    MemoryRegion mpui_iomem;
1033
 
    MemoryRegion tcmi_iomem;
1034
 
    MemoryRegion clkm_iomem;
1035
 
    MemoryRegion clkdsp_iomem;
1036
 
    MemoryRegion mpui_io_iomem;
1037
 
    MemoryRegion tap_iomem;
1038
 
    MemoryRegion imif_ram;
1039
 
    MemoryRegion emiff_ram;
1040
 
    MemoryRegion sdram;
1041
 
    MemoryRegion sram;
1042
 
 
1043
 
    struct omap_dma_port_if_s {
1044
 
        uint32_t (*read[3])(struct omap_mpu_state_s *s,
1045
 
                        hwaddr offset);
1046
 
        void (*write[3])(struct omap_mpu_state_s *s,
1047
 
                        hwaddr offset, uint32_t value);
1048
 
        int (*addr_valid)(struct omap_mpu_state_s *s,
1049
 
                        hwaddr addr);
1050
 
    } port[__omap_dma_port_last];
1051
 
 
1052
 
    unsigned long sdram_size;
1053
 
    unsigned long sram_size;
1054
 
 
1055
 
    /* MPUI-TIPB peripherals */
1056
 
    struct omap_uart_s *uart[3];
1057
 
 
1058
 
    DeviceState *gpio;
1059
 
 
1060
 
    struct omap_mcbsp_s *mcbsp1;
1061
 
    struct omap_mcbsp_s *mcbsp3;
1062
 
 
1063
 
    /* MPU public TIPB peripherals */
1064
 
    struct omap_32khz_timer_s *os_timer;
1065
 
 
1066
 
    struct omap_mmc_s *mmc;
1067
 
 
1068
 
    struct omap_mpuio_s *mpuio;
1069
 
 
1070
 
    struct omap_uwire_s *microwire;
1071
 
 
1072
 
    struct omap_pwl_s *pwl;
1073
 
    struct omap_pwt_s *pwt;
1074
 
    DeviceState *i2c[2];
1075
 
 
1076
 
    struct omap_rtc_s *rtc;
1077
 
 
1078
 
    struct omap_mcbsp_s *mcbsp2;
1079
 
 
1080
 
    struct omap_lpg_s *led[2];
1081
 
 
1082
 
    /* MPU private TIPB peripherals */
1083
 
    DeviceState *ih[2];
1084
 
 
1085
 
    struct soc_dma_s *dma;
1086
 
 
1087
 
    struct omap_mpu_timer_s *timer[3];
1088
 
    struct omap_watchdog_timer_s *wdt;
1089
 
 
1090
 
    struct omap_lcd_panel_s *lcd;
1091
 
 
1092
 
    uint32_t ulpd_pm_regs[21];
1093
 
    int64_t ulpd_gauge_start;
1094
 
 
1095
 
    uint32_t func_mux_ctrl[14];
1096
 
    uint32_t comp_mode_ctrl[1];
1097
 
    uint32_t pull_dwn_ctrl[4];
1098
 
    uint32_t gate_inh_ctrl[1];
1099
 
    uint32_t voltage_ctrl[1];
1100
 
    uint32_t test_dbg_ctrl[1];
1101
 
    uint32_t mod_conf_ctrl[1];
1102
 
    int compat1509;
1103
 
 
1104
 
    uint32_t mpui_ctrl;
1105
 
 
1106
 
    struct omap_tipb_bridge_s *private_tipb;
1107
 
    struct omap_tipb_bridge_s *public_tipb;
1108
 
 
1109
 
    uint32_t tcmi_regs[17];
1110
 
 
1111
 
    struct dpll_ctl_s *dpll[3];
1112
 
 
1113
 
    omap_clk clks;
1114
 
    struct {
1115
 
        int cold_start;
1116
 
        int clocking_scheme;
1117
 
        uint16_t arm_ckctl;
1118
 
        uint16_t arm_idlect1;
1119
 
        uint16_t arm_idlect2;
1120
 
        uint16_t arm_ewupct;
1121
 
        uint16_t arm_rstct1;
1122
 
        uint16_t arm_rstct2;
1123
 
        uint16_t arm_ckout1;
1124
 
        int dpll1_mode;
1125
 
        uint16_t dsp_idlect1;
1126
 
        uint16_t dsp_idlect2;
1127
 
        uint16_t dsp_rstct2;
1128
 
    } clkm;
1129
 
 
1130
 
    /* OMAP2-only peripherals */
1131
 
    struct omap_l4_s *l4;
1132
 
 
1133
 
    struct omap_gp_timer_s *gptimer[12];
1134
 
    struct omap_synctimer_s *synctimer;
1135
 
 
1136
 
    struct omap_prcm_s *prcm;
1137
 
    struct omap_sdrc_s *sdrc;
1138
 
    struct omap_gpmc_s *gpmc;
1139
 
    struct omap_sysctl_s *sysc;
1140
 
 
1141
 
    struct omap_mcspi_s *mcspi[2];
1142
 
 
1143
 
    struct omap_dss_s *dss;
1144
 
 
1145
 
    struct omap_eac_s *eac;
1146
 
};
1147
 
 
1148
 
/* omap1.c */
1149
 
struct omap_mpu_state_s *omap310_mpu_init(MemoryRegion *system_memory,
1150
 
                unsigned long sdram_size,
1151
 
                const char *core);
1152
 
 
1153
 
/* omap2.c */
1154
 
struct omap_mpu_state_s *omap2420_mpu_init(MemoryRegion *sysmem,
1155
 
                unsigned long sdram_size,
1156
 
                const char *core);
1157
 
 
1158
 
#define OMAP_FMT_plx "%#08" HWADDR_PRIx
1159
 
 
1160
 
uint32_t omap_badwidth_read8(void *opaque, hwaddr addr);
1161
 
void omap_badwidth_write8(void *opaque, hwaddr addr,
1162
 
                uint32_t value);
1163
 
uint32_t omap_badwidth_read16(void *opaque, hwaddr addr);
1164
 
void omap_badwidth_write16(void *opaque, hwaddr addr,
1165
 
                uint32_t value);
1166
 
uint32_t omap_badwidth_read32(void *opaque, hwaddr addr);
1167
 
void omap_badwidth_write32(void *opaque, hwaddr addr,
1168
 
                uint32_t value);
1169
 
 
1170
 
void omap_mpu_wakeup(void *opaque, int irq, int req);
1171
 
 
1172
 
# define OMAP_BAD_REG(paddr)            \
1173
 
        fprintf(stderr, "%s: Bad register " OMAP_FMT_plx "\n",  \
1174
 
                        __FUNCTION__, paddr)
1175
 
# define OMAP_RO_REG(paddr)             \
1176
 
        fprintf(stderr, "%s: Read-only register " OMAP_FMT_plx "\n",    \
1177
 
                        __FUNCTION__, paddr)
1178
 
 
1179
 
/* OMAP-specific Linux bootloader tags for the ATAG_BOARD area
1180
 
   (Board-specifc tags are not here)  */
1181
 
#define OMAP_TAG_CLOCK          0x4f01
1182
 
#define OMAP_TAG_MMC            0x4f02
1183
 
#define OMAP_TAG_SERIAL_CONSOLE 0x4f03
1184
 
#define OMAP_TAG_USB            0x4f04
1185
 
#define OMAP_TAG_LCD            0x4f05
1186
 
#define OMAP_TAG_GPIO_SWITCH    0x4f06
1187
 
#define OMAP_TAG_UART           0x4f07
1188
 
#define OMAP_TAG_FBMEM          0x4f08
1189
 
#define OMAP_TAG_STI_CONSOLE    0x4f09
1190
 
#define OMAP_TAG_CAMERA_SENSOR  0x4f0a
1191
 
#define OMAP_TAG_PARTITION      0x4f0b
1192
 
#define OMAP_TAG_TEA5761        0x4f10
1193
 
#define OMAP_TAG_TMP105         0x4f11
1194
 
#define OMAP_TAG_BOOT_REASON    0x4f80
1195
 
#define OMAP_TAG_FLASH_PART_STR 0x4f81
1196
 
#define OMAP_TAG_VERSION_STR    0x4f82
1197
 
 
1198
 
enum {
1199
 
    OMAP_GPIOSW_TYPE_COVER      = 0 << 4,
1200
 
    OMAP_GPIOSW_TYPE_CONNECTION = 1 << 4,
1201
 
    OMAP_GPIOSW_TYPE_ACTIVITY   = 2 << 4,
1202
 
};
1203
 
 
1204
 
#define OMAP_GPIOSW_INVERTED    0x0001
1205
 
#define OMAP_GPIOSW_OUTPUT      0x0002
1206
 
 
1207
 
# define TCMI_VERBOSE                   1
1208
 
 
1209
 
# ifdef TCMI_VERBOSE
1210
 
#  define OMAP_8B_REG(paddr)            \
1211
 
        fprintf(stderr, "%s: 8-bit register " OMAP_FMT_plx "\n",        \
1212
 
                        __FUNCTION__, paddr)
1213
 
#  define OMAP_16B_REG(paddr)           \
1214
 
        fprintf(stderr, "%s: 16-bit register " OMAP_FMT_plx "\n",       \
1215
 
                        __FUNCTION__, paddr)
1216
 
#  define OMAP_32B_REG(paddr)           \
1217
 
        fprintf(stderr, "%s: 32-bit register " OMAP_FMT_plx "\n",       \
1218
 
                        __FUNCTION__, paddr)
1219
 
# else
1220
 
#  define OMAP_8B_REG(paddr)
1221
 
#  define OMAP_16B_REG(paddr)
1222
 
#  define OMAP_32B_REG(paddr)
1223
 
# endif
1224
 
 
1225
 
# define OMAP_MPUI_REG_MASK             0x000007ff
1226
 
 
1227
 
#endif /* hw_omap_h */