← Back to branch summary

~ubuntu-branches/ubuntu/trusty/qemu/trusty

« back to all changes in this revision

Viewing changes to debian/patches/linaro/0013-hw-omap_sdrc.c-Implement-reading-and-writing-of-more.patch

  • Committer: Package Import Robot
  • Author(s): Serge Hallyn
  • Date: 2014-02-04 12:13:08 UTC
  • mfrom: (10.1.45 sid)
  • Revision ID: package-import@ubuntu.com-20140204121308-1xq92lrfs75agw2g
Tags: 1.7.0+dfsg-3ubuntu1~ppa1
* Merge 1.7.0+dfsg-3 from debian.  Remaining changes:
  - debian/patches/ubuntu:
    * expose-vmx_qemu64cpu.patch
    * linaro (omap3) and arm64 patches
    * ubuntu/target-ppc-add-stubs-for-kvm-breakpoints: fix FTBFS
      on ppc
    * ubuntu/CVE-2013-4377.patch: fix denial of service via virtio
  - debian/qemu-system-x86.modprobe: set kvm_intel nested=1 options
  - debian/control:
    * add arm64 to Architectures
    * add qemu-common and qemu-system-aarch64 packages
  - debian/qemu-system-common.install: add debian/tmp/usr/lib
  - debian/qemu-system-common.preinst: add kvm group
  - debian/qemu-system-common.postinst: remove acl placed by udev,
    and add udevadm trigger.
  - qemu-system-x86.links: add eepro100.rom, remove pxe-virtio,
    pxe-e1000 and pxe-rtl8139.
  - add qemu-system-x86.qemu-kvm.upstart and .default
  - qemu-user-static.postinst-in: remove arm64 binfmt
  - debian/rules:
    * allow parallel build
    * add aarch64 to system_targets and sys_systems
    * add qemu-kvm-spice links
    * install qemu-system-x86.modprobe
  - add debian/qemu-system-common.links for OVMF.fd link
* Remove kvm-img, kvm-nbd, kvm-ifup and kvm-ifdown symlinks.

Show diffs side-by-side

added added

removed removed

Lines of Context:
debian/patches/linaro/0013-hw-omap_sdrc.c-Implement-reading-and-writing-of-more.patch
1
 
From 7d7116b52cf4462f11de830f8ca755f22686285e Mon Sep 17 00:00:00 2001
2
 
From: Riku Voipio <riku.voipio@nokia.com>
3
 
Date: Mon, 18 Feb 2013 16:58:25 +0000
4
 
Subject: [PATCH 13/70] hw/omap_sdrc.c: Implement reading and writing of more
5
 
 registers
6
 
MIME-Version: 1.0
7
 
Content-Type: text/plain; charset=UTF-8
8
 
Content-Transfer-Encoding: 8bit
9
 
 
10
 
Implement SDRC registers as able to be written and read back,
11
 
rather than simply being unwritable and returning 0.
12
 
 
13
 
TODO: there are a few TODO remarks and we need to check vs the
14
 
TRM but this is pretty close to upstreamable.
15
 
 
16
 
Signed-off-by: Juha Riihimäki <juha.riihimaki@nokia.com>
17
 
[Riku Voipio: Fixes and restructuring patchset]
18
 
Signed-off-by: Riku Voipio <riku.voipio@iki.fi>
19
 
[Peter Maydell: More fixes and cleanups for upstream submission]
20
 
Signed-off-by:  Peter Maydell <peter.maydell@linaro.org>
21
 
---
22
 
 hw/misc/omap_sdrc.c | 282 ++++++++++++++++++++++++++++++++++++++--------------
23
 
 1 file changed, 209 insertions(+), 73 deletions(-)
24
 
 
25
 
diff --git a/hw/misc/omap_sdrc.c b/hw/misc/omap_sdrc.c
26
 
index ed62caf..ad3b716 100644
27
 
--- a/hw/misc/omap_sdrc.c
28
 
+++ b/hw/misc/omap_sdrc.c
29
 
@@ -24,62 +24,133 @@
30
 
 struct omap_sdrc_s {
31
 
     MemoryRegion iomem;
32
 
     uint8_t config;
33
 
+    uint32_t cscfg;
34
 
+    uint32_t sharing;
35
 
+    uint32_t dlla_ctrl;
36
 
+    uint32_t power_reg;
37
 
+    struct {
38
 
+        uint32_t mcfg;
39
 
+        uint32_t mr;
40
 
+        uint32_t emr2;
41
 
+        uint32_t actim_ctrla;
42
 
+        uint32_t actim_ctrlb;
43
 
+        uint32_t rfr_ctrl;
44
 
+        uint32_t manual;
45
 
+    } cs[2];
46
 
 };
47
 
 
48
 
 void omap_sdrc_reset(struct omap_sdrc_s *s)
49
 
 {
50
 
-    s->config = 0x10;
51
 
+    /* TODO: ideally we should copy s->sharing, s->cs[*].mcfg
52
 
+     * from system control module
53
 
+     */
54
 
+    s->config    = 0x10;
55
 
+    s->cscfg     = 0x4;
56
 
+    s->sharing   = 0;
57
 
+    s->dlla_ctrl = 0;
58
 
+    s->power_reg = 0x85;
59
 
+    s->cs[0].mcfg        = s->cs[1].mcfg        = 0;
60
 
+    s->cs[0].mr          = s->cs[1].mr          = 0x0024;
61
 
+    s->cs[0].emr2        = s->cs[1].emr2        = 0;
62
 
+    s->cs[0].actim_ctrla = s->cs[1].actim_ctrla = 0;
63
 
+    s->cs[0].actim_ctrlb = s->cs[1].actim_ctrlb = 0;
64
 
+    s->cs[0].rfr_ctrl    = s->cs[1].rfr_ctrl    = 0;
65
 
+    s->cs[0].manual      = s->cs[1].manual      = 0;
66
 
 }
67
 
 
68
 
 static uint64_t omap_sdrc_read(void *opaque, hwaddr addr,
69
 
                                unsigned size)
70
 
 {
71
 
     struct omap_sdrc_s *s = (struct omap_sdrc_s *) opaque;
72
 
+    int cs = 0;
73
 
 
74
 
     if (size != 4) {
75
 
         return omap_badwidth_read32(opaque, addr);
76
 
     }
77
 
 
78
 
     switch (addr) {
79
 
-    case 0x00: /* SDRC_REVISION */
80
 
+    case 0x00: /* SDRC_REVISION */
81
 
         return 0x20;
82
 
 
83
 
-    case 0x10: /* SDRC_SYSCONFIG */
84
 
+    case 0x10: /* SDRC_SYSCONFIG */
85
 
         return s->config;
86
 
 
87
 
-    case 0x14: /* SDRC_SYSSTATUS */
88
 
-        return 1;                                              /* RESETDONE */
89
 
-
90
 
-    case 0x40: /* SDRC_CS_CFG */
91
 
-    case 0x44: /* SDRC_SHARING */
92
 
-    case 0x48: /* SDRC_ERR_ADDR */
93
 
-    case 0x4c: /* SDRC_ERR_TYPE */
94
 
-    case 0x60: /* SDRC_DLLA_SCTRL */
95
 
-    case 0x64: /* SDRC_DLLA_STATUS */
96
 
-    case 0x68: /* SDRC_DLLB_CTRL */
97
 
-    case 0x6c: /* SDRC_DLLB_STATUS */
98
 
-    case 0x70: /* SDRC_POWER */
99
 
-    case 0x80: /* SDRC_MCFG_0 */
100
 
-    case 0x84: /* SDRC_MR_0 */
101
 
-    case 0x88: /* SDRC_EMR1_0 */
102
 
-    case 0x8c: /* SDRC_EMR2_0 */
103
 
-    case 0x90: /* SDRC_EMR3_0 */
104
 
-    case 0x94: /* SDRC_DCDL1_CTRL */
105
 
-    case 0x98: /* SDRC_DCDL2_CTRL */
106
 
-    case 0x9c: /* SDRC_ACTIM_CTRLA_0 */
107
 
-    case 0xa0: /* SDRC_ACTIM_CTRLB_0 */
108
 
-    case 0xa4: /* SDRC_RFR_CTRL_0 */
109
 
-    case 0xa8: /* SDRC_MANUAL_0 */
110
 
-    case 0xb0: /* SDRC_MCFG_1 */
111
 
-    case 0xb4: /* SDRC_MR_1 */
112
 
-    case 0xb8: /* SDRC_EMR1_1 */
113
 
-    case 0xbc: /* SDRC_EMR2_1 */
114
 
-    case 0xc0: /* SDRC_EMR3_1 */
115
 
-    case 0xc4: /* SDRC_ACTIM_CTRLA_1 */
116
 
-    case 0xc8: /* SDRC_ACTIM_CTRLB_1 */
117
 
-    case 0xd4: /* SDRC_RFR_CTRL_1 */
118
 
-    case 0xd8: /* SDRC_MANUAL_1 */
119
 
+    case 0x14: /* SDRC_SYSSTATUS */
120
 
+        return 1; /* RESETDONE */
121
 
+
122
 
+    case 0x40: /* SDRC_CS_CFG */
123
 
+        return s->cscfg;
124
 
+
125
 
+    case 0x44: /* SDRC_SHARING */
126
 
+        return s->sharing;
127
 
+
128
 
+    case 0x48: /* SDRC_ERR_ADDR */
129
 
+        return 0;
130
 
+
131
 
+    case 0x4c: /* SDRC_ERR_TYPE */
132
 
+        return 0x8;
133
 
+
134
 
+    case 0x60: /* SDRC_DLLA_SCTRL */
135
 
+        return s->dlla_ctrl;
136
 
+
137
 
+    case 0x64: /* SDRC_DLLA_STATUS */
138
 
+        return ~(s->dlla_ctrl & 0x4);
139
 
+
140
 
+    case 0x68: /* SDRC_DLLB_CTRL */
141
 
+    case 0x6c: /* SDRC_DLLB_STATUS */
142
 
         return 0x00;
143
 
+
144
 
+    case 0x70: /* SDRC_POWER */
145
 
+        return s->power_reg;
146
 
+
147
 
+    case 0xb0 ... 0xd8:
148
 
+        cs = 1;
149
 
+        addr -= 0x30;
150
 
+       /* fall through */
151
 
+    case 0x80 ... 0xa8:
152
 
+        switch (addr & 0x3f) {
153
 
+        case 0x00: /* SDRC_MCFG_x */
154
 
+            return s->cs[cs].mcfg;
155
 
+        case 0x04: /* SDRC_MR_x */
156
 
+            return s->cs[cs].mr;
157
 
+        case 0x08: /* SDRC_EMR1_x */
158
 
+            return 0x00;
159
 
+        case 0x0c: /* SDRC_EMR2_x */
160
 
+            return s->cs[cs].emr2;
161
 
+        case 0x10: /* SDRC_EMR3_x */
162
 
+            return 0x00;
163
 
+        case 0x14:
164
 
+            if (cs) {
165
 
+                return s->cs[1].actim_ctrla; /* SDRC_ACTIM_CTRLA_1 */
166
 
+            }
167
 
+            return 0x00;                    /* SDRC_DCDL1_CTRL */
168
 
+        case 0x18:
169
 
+            if (cs) {
170
 
+                return s->cs[1].actim_ctrlb; /* SDRC_ACTIM_CTRLB_1 */
171
 
+            }
172
 
+            return 0x00;                    /* SDRC_DCDL2_CTRL */
173
 
+        case 0x1c:
174
 
+            if (!cs) {
175
 
+                return s->cs[0].actim_ctrla; /* SDRC_ACTIM_CTRLA_0 */
176
 
+            }
177
 
+            break;
178
 
+        case 0x20:
179
 
+            if (!cs) {
180
 
+                return s->cs[0].actim_ctrlb; /* SDRC_ACTIM_CTRLB_0 */
181
 
+            }
182
 
+            break;
183
 
+        case 0x24: /* SDRC_RFR_CTRL_x */
184
 
+            return s->cs[cs].rfr_ctrl;
185
 
+        case 0x28: /* SDRC_MANUAL_x */
186
 
+            return s->cs[cs].manual;
187
 
+        default:
188
 
+            break;
189
 
+        }
190
 
+        addr += cs * 0x30; /* restore address to get correct error messages */
191
 
+        break;
192
 
+
193
 
+    default:
194
 
+        break;
195
 
     }
196
 
 
197
 
     OMAP_BAD_REG(addr);
198
 
@@ -90,60 +161,125 @@ static void omap_sdrc_write(void *opaque, hwaddr addr,
199
 
                             uint64_t value, unsigned size)
200
 
 {
201
 
     struct omap_sdrc_s *s = (struct omap_sdrc_s *) opaque;
202
 
+    int cs = 0;
203
 
 
204
 
     if (size != 4) {
205
 
         return omap_badwidth_write32(opaque, addr, value);
206
 
     }
207
 
 
208
 
     switch (addr) {
209
 
-    case 0x00: /* SDRC_REVISION */
210
 
-    case 0x14: /* SDRC_SYSSTATUS */
211
 
-    case 0x48: /* SDRC_ERR_ADDR */
212
 
-    case 0x64: /* SDRC_DLLA_STATUS */
213
 
-    case 0x6c: /* SDRC_DLLB_STATUS */
214
 
+    case 0x00: /* SDRC_REVISION */
215
 
+    case 0x14: /* SDRC_SYSSTATUS */
216
 
+    case 0x48: /* SDRC_ERR_ADDR */
217
 
+    case 0x64: /* SDRC_DLLA_STATUS */
218
 
+    case 0x6c: /* SDRC_DLLB_STATUS */
219
 
         OMAP_RO_REG(addr);
220
 
-        return;
221
 
+        break;
222
 
 
223
 
-    case 0x10: /* SDRC_SYSCONFIG */
224
 
-        if ((value >> 3) != 0x2)
225
 
-            fprintf(stderr, "%s: bad SDRAM idle mode %i\n",
226
 
-                    __FUNCTION__, (unsigned)value >> 3);
227
 
-        if (value & 2)
228
 
+    case 0x10: /* SDRC_SYSCONFIG */
229
 
+        if (value & 2) {
230
 
             omap_sdrc_reset(s);
231
 
+        }
232
 
         s->config = value & 0x18;
233
 
         break;
234
 
 
235
 
-    case 0x40: /* SDRC_CS_CFG */
236
 
-    case 0x44: /* SDRC_SHARING */
237
 
-    case 0x4c: /* SDRC_ERR_TYPE */
238
 
-    case 0x60: /* SDRC_DLLA_SCTRL */
239
 
-    case 0x68: /* SDRC_DLLB_CTRL */
240
 
-    case 0x70: /* SDRC_POWER */
241
 
-    case 0x80: /* SDRC_MCFG_0 */
242
 
-    case 0x84: /* SDRC_MR_0 */
243
 
-    case 0x88: /* SDRC_EMR1_0 */
244
 
-    case 0x8c: /* SDRC_EMR2_0 */
245
 
-    case 0x90: /* SDRC_EMR3_0 */
246
 
-    case 0x94: /* SDRC_DCDL1_CTRL */
247
 
-    case 0x98: /* SDRC_DCDL2_CTRL */
248
 
-    case 0x9c: /* SDRC_ACTIM_CTRLA_0 */
249
 
-    case 0xa0: /* SDRC_ACTIM_CTRLB_0 */
250
 
-    case 0xa4: /* SDRC_RFR_CTRL_0 */
251
 
-    case 0xa8: /* SDRC_MANUAL_0 */
252
 
-    case 0xb0: /* SDRC_MCFG_1 */
253
 
-    case 0xb4: /* SDRC_MR_1 */
254
 
-    case 0xb8: /* SDRC_EMR1_1 */
255
 
-    case 0xbc: /* SDRC_EMR2_1 */
256
 
-    case 0xc0: /* SDRC_EMR3_1 */
257
 
-    case 0xc4: /* SDRC_ACTIM_CTRLA_1 */
258
 
-    case 0xc8: /* SDRC_ACTIM_CTRLB_1 */
259
 
-    case 0xd4: /* SDRC_RFR_CTRL_1 */
260
 
-    case 0xd8: /* SDRC_MANUAL_1 */
261
 
+    case 0x40: /* SDRC_CS_CFG */
262
 
+        s->cscfg = value & 0x30f;
263
 
+        break;
264
 
+
265
 
+    case 0x44: /* SDRC_SHARING */
266
 
+        if (!(s->sharing & 0x40000000)) { /* LOCK */
267
 
+            s->sharing = value & 0x40007f00;
268
 
+        }
269
 
+        break;
270
 
+
271
 
+    case 0x4c: /* SDRC_ERR_TYPE */
272
 
+        OMAP_BAD_REG(addr);
273
 
+        break;
274
 
+
275
 
+    case 0x60: /* SDRC_DLLA_CTRL */
276
 
+        s->dlla_ctrl = value & 0xffff00fe;
277
 
+        break;
278
 
+
279
 
+    case 0x68: /* SDRC_DLLB_CTRL */
280
 
+        /* silently ignore */
281
 
+        /*OMAP_BAD_REG(addr);*/
282
 
+        break;
283
 
+
284
 
+    case 0x70: /* SDRC_POWER_REG */
285
 
+        s->power_reg = value & 0x04fffffd;
286
 
+        break;
287
 
+
288
 
+    case 0xb0 ... 0xd8:
289
 
+        cs = 1;
290
 
+        addr -= 0x30;
291
 
+        /* fall through */
292
 
+    case 0x80 ... 0xa8:
293
 
+        switch (addr & 0x3f) {
294
 
+        case 0x00: /* SDRC_MCFG_x */
295
 
+            if (!(s->cs[cs].mcfg & 0x40000000)) { /* LOCKSTATUS */
296
 
+                if (value & 0x00080000) { /* ADDRMUXLEGACY */
297
 
+                    s->cs[cs].mcfg = value & 0x477bffdf;
298
 
+                } else {
299
 
+                    s->cs[cs].mcfg = value & 0x41fbffdf; /* TODO: marked ???? */
300
 
+                }
301
 
+            }
302
 
+            break;
303
 
+        case 0x04: /* SDRC_MR_x */
304
 
+            s->cs[cs].mr = value & 0xfff;
305
 
+            break;
306
 
+        case 0x08: /* SDRC_EMR1_x */
307
 
+            break;
308
 
+        case 0x0c: /* SDRC_EMR2_x */
309
 
+            s->cs[cs].emr2 = value & 0xfff;
310
 
+            break;
311
 
+        case 0x10: /* SDRC_EMR3_x */
312
 
+            break;
313
 
+        case 0x14:
314
 
+            if (cs) {
315
 
+                /* SDRC_ACTIM_CTRLA_1 */
316
 
+                s->cs[1].actim_ctrla = value & 0xffffffdf;
317
 
+            }
318
 
+            /* otherwise SDRC_DCDL1_CTRL, do nothing */
319
 
+            break;
320
 
+        case 0x18:
321
 
+            if (cs) {
322
 
+                /* SDRC_ACTIM_CTRLB_1 */
323
 
+                s->cs[1].actim_ctrlb = value & 0x000377ff;
324
 
+            }
325
 
+            /* otherwise SDRC_DCDL2_CTRL, do nothing */
326
 
+            break;
327
 
+        case 0x1c:
328
 
+            if (!cs) {
329
 
+                /* SDRC_ACTIM_CTRLA_0 */
330
 
+                s->cs[0].actim_ctrla = value & 0xffffffdf;
331
 
+            } else {
332
 
+                OMAP_BAD_REG(addr + 0x30);
333
 
+            }
334
 
+            break;
335
 
+        case 0x20:
336
 
+            if (!cs) {
337
 
+                /* SDRC_ACTIM_CTRLB_0 */
338
 
+                s->cs[0].actim_ctrlb = value & 0x000377ff;
339
 
+            } else {
340
 
+                OMAP_BAD_REG(addr + 0x30);
341
 
+            }
342
 
+            break;
343
 
+        case 0x24: /* SDRC_RFR_CTRL_x */
344
 
+            s->cs[cs].rfr_ctrl = value & 0x00ffff03;
345
 
+            break;
346
 
+        case 0x28: /* SDRC_MANUAL_x */
347
 
+            s->cs[cs].manual = value & 0xffff000f;
348
 
+            break;
349
 
+        default:
350
 
+            OMAP_BAD_REG(addr + cs * 0x30);
351
 
+            break;
352
 
+        }
353
 
         break;
354
 
 
355
 
     default:
356
 
         OMAP_BAD_REG(addr);
357
 
-        return;
358
 
+        break;
359
 
     }
360
 
 }
361
 
 
362
 
1.8.5.2
363