← Back to branch summary

~ubuntu-branches/ubuntu/trusty/qemu/trusty

« back to all changes in this revision

Viewing changes to .pc/ubuntu/linaro/0036-hw-omap_uart.c-Refactor-register-access-mode-tests.patch/hw/char/omap_uart.c

  • Committer: Package Import Robot
  • Author(s): Serge Hallyn
  • Date: 2014-02-04 12:13:08 UTC
  • mfrom: (10.1.45 sid)
  • Revision ID: package-import@ubuntu.com-20140204121308-1xq92lrfs75agw2g
Tags: 1.7.0+dfsg-3ubuntu1~ppa1
* Merge 1.7.0+dfsg-3 from debian.  Remaining changes:
  - debian/patches/ubuntu:
    * expose-vmx_qemu64cpu.patch
    * linaro (omap3) and arm64 patches
    * ubuntu/target-ppc-add-stubs-for-kvm-breakpoints: fix FTBFS
      on ppc
    * ubuntu/CVE-2013-4377.patch: fix denial of service via virtio
  - debian/qemu-system-x86.modprobe: set kvm_intel nested=1 options
  - debian/control:
    * add arm64 to Architectures
    * add qemu-common and qemu-system-aarch64 packages
  - debian/qemu-system-common.install: add debian/tmp/usr/lib
  - debian/qemu-system-common.preinst: add kvm group
  - debian/qemu-system-common.postinst: remove acl placed by udev,
    and add udevadm trigger.
  - qemu-system-x86.links: add eepro100.rom, remove pxe-virtio,
    pxe-e1000 and pxe-rtl8139.
  - add qemu-system-x86.qemu-kvm.upstart and .default
  - qemu-user-static.postinst-in: remove arm64 binfmt
  - debian/rules:
    * allow parallel build
    * add aarch64 to system_targets and sys_systems
    * add qemu-kvm-spice links
    * install qemu-system-x86.modprobe
  - add debian/qemu-system-common.links for OVMF.fd link
* Remove kvm-img, kvm-nbd, kvm-ifup and kvm-ifdown symlinks.

Show diffs side-by-side

added added

removed removed

Lines of Context:
.pc/ubuntu/linaro/0036-hw-omap_uart.c-Refactor-register-access-mode-tests.patch/hw/char/omap_uart.c
 
1
/*
 
2
 * TI OMAP processors UART emulation.
 
3
 *
 
4
 * Copyright (C) 2006-2008 Andrzej Zaborowski  <balrog@zabor.org>
 
5
 * Copyright (C) 2007-2009 Nokia Corporation
 
6
 *
 
7
 * This program is free software; you can redistribute it and/or
 
8
 * modify it under the terms of the GNU General Public License as
 
9
 * published by the Free Software Foundation; either version 2 or
 
10
 * (at your option) version 3 of the License.
 
11
 *
 
12
 * This program is distributed in the hope that it will be useful,
 
13
 * but WITHOUT ANY WARRANTY; without even the implied warranty of
 
14
 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
 
15
 * GNU General Public License for more details.
 
16
 *
 
17
 * You should have received a copy of the GNU General Public License along
 
18
 * with this program; if not, see <http://www.gnu.org/licenses/>.
 
19
 */
 
20
#include "sysemu/char.h"
 
21
#include "hw/hw.h"
 
22
#include "hw/arm/omap.h"
 
23
#include "hw/char/serial.h"
 
24
#include "exec/address-spaces.h"
 
25
#include "hw/sysbus.h"
 
26
 
 
27
#define TYPE_OMAP_UART "omap_uart"
 
28
#define OMAP_UART(obj) OBJECT_CHECK(omap_uart_s, (obj), TYPE_OMAP_UART)
 
29
 
 
30
/* The OMAP UART functionality is similar to the TI16C752; it is
 
31
 * an enhanced version of the 16550A and we piggy-back on the 16550
 
32
 * model.
 
33
 *
 
34
 * Currently unmodelled functionality:
 
35
 *  + We should have a 64 byte FIFO but QEMU's SerialState emulation
 
36
 *    always uses a 16 byte FIFO
 
37
 *  + DMA
 
38
 *  + interrupts based on TCR/TLR values
 
39
 *  + XON/XOFF flow control
 
40
 *  + UASR auto-baudrate-detection
 
41
 */
 
42
 
 
43
typedef struct omap_uart_s {
 
44
    SysBusDevice busdev;
 
45
    MemoryRegion iomem;
 
46
    CharDriverState *chr;
 
47
    SerialState *serial; /* TODO */
 
48
    const MemoryRegionOps *serial_ops;
 
49
    uint32_t mmio_size;
 
50
    uint32_t baudrate;
 
51
    qemu_irq tx_drq;
 
52
    qemu_irq rx_drq;
 
53
 
 
54
    uint8_t lcr_cache;
 
55
    uint8_t eblr;
 
56
    uint8_t syscontrol;
 
57
    uint8_t wkup;
 
58
    uint8_t cfps;
 
59
    uint8_t mdr[2];
 
60
    uint8_t scr;
 
61
    uint8_t clksel;
 
62
    uint8_t blr;
 
63
    uint8_t acreg;
 
64
 
 
65
    uint8_t mcr_cache;
 
66
    uint8_t efr;
 
67
    uint8_t tcr;
 
68
    uint8_t tlr;
 
69
    uint8_t xon[2], xoff[2];
 
70
} omap_uart_s;
 
71
 
 
72
static void omap_uart_reset(DeviceState *qdev)
 
73
{
 
74
    struct omap_uart_s *s = OMAP_UART(qdev);
 
75
 
 
76
    s->eblr = 0x00;
 
77
    s->syscontrol = 0;
 
78
    s->wkup = 0x3f;
 
79
    s->cfps = 0x69;
 
80
    s->clksel = 0;
 
81
    s->blr = 0x40;
 
82
    s->acreg = 0;
 
83
    s->lcr_cache = 0;
 
84
 
 
85
    s->mcr_cache = 0;
 
86
    s->tcr = 0x0f;
 
87
    s->tlr = 0;
 
88
    s->efr = 0;
 
89
    s->xon[0] = s->xon[1] = 0;
 
90
    s->xoff[0] = s->xoff[1] = 0;
 
91
}
 
92
 
 
93
static uint64_t omap_uart_read(void *opaque, hwaddr addr,
 
94
                               unsigned size)
 
95
{
 
96
    struct omap_uart_s *s = (struct omap_uart_s *) opaque;
 
97
 
 
98
    switch (addr) {
 
99
    case 0x00:
 
100
    case 0x04:
 
101
    case 0x0c:
 
102
        return s->serial_ops->read(s->serial, addr, size);
 
103
    case 0x08:
 
104
        if (s->lcr_cache == 0xbf) {
 
105
            return s->efr;
 
106
        }
 
107
        return s->serial_ops->read(s->serial, addr, size);
 
108
    case 0x10:
 
109
    case 0x14:
 
110
        if (s->lcr_cache == 0xbf) {
 
111
            return s->xon[(addr & 7) >> 2];
 
112
        } else if (addr == 0x10) {
 
113
            return s->serial_ops->read(s->serial, addr, size)
 
114
                   | (s->mcr_cache & 0xe0);
 
115
        }
 
116
        return s->serial_ops->read(s->serial, addr, size);
 
117
    case 0x18:
 
118
    case 0x1c:
 
119
        if ((s->efr & 0x10) && (s->mcr_cache & 0x40)) {
 
120
            return (addr == 0x18) ? s->tcr : s->tlr;
 
121
        }
 
122
        if (s->lcr_cache == 0xbf) {
 
123
            return s->xoff[(addr & 7) >> 2];
 
124
        }
 
125
        return s->serial_ops->read(s->serial, addr, size);
 
126
    case 0x20:  /* MDR1 */
 
127
        return s->mdr[0];
 
128
    case 0x24:  /* MDR2 */
 
129
        return s->mdr[1];
 
130
    case 0x28: /* SFLSR */
 
131
        return 0;
 
132
    case 0x2c: /* RESUME */
 
133
        return 0;
 
134
    case 0x30: /* SFREGL */
 
135
        return 0;
 
136
    case 0x34: /* SFREGH */
 
137
        return 0;
 
138
    case 0x38: /* UASR/BLR */
 
139
        if ((s->lcr_cache & 0x80)) {
 
140
            return 0; /* FIXME: return correct autodetect value */
 
141
        }
 
142
        return s->blr;
 
143
    case 0x3c: /* ACREG */
 
144
        return (s->lcr_cache & 0x80) ? 0 : s->acreg;
 
145
    case 0x40:  /* SCR */
 
146
        return s->scr;
 
147
    case 0x44:  /* SSR */
 
148
        return 0x0;
 
149
    case 0x48:  /* EBLR (OMAP2) */
 
150
        return s->eblr;
 
151
    case 0x4C:  /* OSC_12M_SEL (OMAP1) */
 
152
        return s->clksel;
 
153
    case 0x50:  /* MVR */
 
154
        return 0x30;
 
155
    case 0x54:  /* SYSC (OMAP2) */
 
156
        return s->syscontrol;
 
157
    case 0x58:  /* SYSS (OMAP2) */
 
158
        return 1;
 
159
    case 0x5c:  /* WER (OMAP2) */
 
160
        return s->wkup;
 
161
    case 0x60:  /* CFPS (OMAP2) */
 
162
        return s->cfps;
 
163
    }
 
164
 
 
165
    OMAP_BAD_REG(addr);
 
166
    return 0;
 
167
}
 
168
 
 
169
static void omap_uart_write(void *opaque, hwaddr addr,
 
170
                            uint64_t value, unsigned size)
 
171
{
 
172
    struct omap_uart_s *s = (struct omap_uart_s *) opaque;
 
173
 
 
174
    switch (addr) {
 
175
    case 0x00:
 
176
    case 0x04:
 
177
        s->serial_ops->write(s->serial, addr, value, size);
 
178
        break;
 
179
    case 0x08:
 
180
        if (s->lcr_cache == 0xbf) {
 
181
            s->efr = value;
 
182
        } else {
 
183
            s->serial_ops->write(s->serial, addr, value, size);
 
184
        }
 
185
        break;
 
186
    case 0x0c:
 
187
        s->lcr_cache = value;
 
188
        s->serial_ops->write(s->serial, addr, value, size);
 
189
        break;
 
190
    case 0x10:
 
191
    case 0x14:
 
192
        if (s->lcr_cache == 0xbf) {
 
193
            s->xon[(addr & 7) >> 2] = value;
 
194
        } else {
 
195
            if (addr == 0x10) {
 
196
                s->mcr_cache = value & 0x7f;
 
197
            }
 
198
            s->serial_ops->write(s->serial, addr, value, size);
 
199
        }
 
200
        break;
 
201
    case 0x18:
 
202
    case 0x1c:
 
203
        if ((s->efr & 0x10) && (s->mcr_cache & 0x40)) {
 
204
            if (addr == 0x18) {
 
205
                s->tcr = value & 0xff;
 
206
            } else {
 
207
                s->tlr = value & 0xff;
 
208
            }
 
209
        } else if (s->lcr_cache == 0xbf) {
 
210
            s->xoff[(addr & 7) >> 2] = value;
 
211
        } else {
 
212
            s->serial_ops->write(s->serial, addr, value, size);
 
213
        }
 
214
        break;
 
215
    case 0x20:  /* MDR1 */
 
216
        s->mdr[0] = value & 0x7f;
 
217
        break;
 
218
    case 0x24:  /* MDR2 */
 
219
        s->mdr[1] = value & 0xff;
 
220
        break;
 
221
    case 0x28: /* TXFLL */
 
222
    case 0x2c: /* TXFLH */
 
223
    case 0x30: /* RXFLL */
 
224
    case 0x34: /* RXFLH */
 
225
        /* ignored */
 
226
        break;
 
227
    case 0x38: /* BLR */
 
228
        if (!(s->lcr_cache & 0x80)) {
 
229
            s->blr = value & 0xc0;
 
230
        }
 
231
        break;
 
232
    case 0x3c: /* ACREG */
 
233
        if (!(s->lcr_cache & 0x80)) {
 
234
            s->acreg = value & 0xff;
 
235
        }
 
236
        break;
 
237
    case 0x40:  /* SCR */
 
238
        s->scr = value & 0xff;
 
239
        break;
 
240
    case 0x44:  /* SSR */
 
241
        OMAP_RO_REG(addr);
 
242
        break;
 
243
    case 0x48:  /* EBLR (OMAP2) */
 
244
        s->eblr = value & 0xff;
 
245
        break;
 
246
    case 0x4C:  /* OSC_12M_SEL (OMAP1) */
 
247
        s->clksel = value & 1;
 
248
        break;
 
249
    case 0x50:  /* MVR */
 
250
        OMAP_RO_REG(addr);
 
251
        break;
 
252
    case 0x54:  /* SYSC (OMAP2) */
 
253
        s->syscontrol = value & 0x1d;
 
254
        if (value & 2) {
 
255
            /* TODO: reset s->serial also. */
 
256
            omap_uart_reset(DEVICE(s));
 
257
        }
 
258
        break;
 
259
    case 0x58:  /* SYSS (OMAP2) */
 
260
        OMAP_RO_REG(addr);
 
261
        break;
 
262
    case 0x5c:  /* WER (OMAP2) */
 
263
        s->wkup = value & 0x7f;
 
264
        break;
 
265
    case 0x60:  /* CFPS (OMAP2) */
 
266
        s->cfps = value & 0xff;
 
267
        break;
 
268
    default:
 
269
        OMAP_BAD_REG(addr);
 
270
    }
 
271
}
 
272
 
 
273
static const MemoryRegionOps omap_uart_ops = {
 
274
    .read = omap_uart_read,
 
275
    .write = omap_uart_write,
 
276
    .endianness = DEVICE_NATIVE_ENDIAN,
 
277
};
 
278
 
 
279
static int omap_uart_init(SysBusDevice *busdev)
 
280
{
 
281
    struct omap_uart_s *s = OMAP_UART(busdev);
 
282
 
 
283
    if (!s->chr) {
 
284
        // XXX looks a bit dubious to grab id like this
 
285
        s->chr = qemu_chr_new(DEVICE(busdev)->id, "null", NULL);
 
286
    }
 
287
    /* TODO: DMA support. Current 16550A emulation does not emulate DMA mode
 
288
     * transfers via TXRDY/RXRDY pins. We create DMA irq lines here for
 
289
     * future use nevertheless. */
 
290
    /* Nasty hackery because trying to extend an existing device is
 
291
     * not really supported, and the serial driver isn't even qdev.
 
292
     */
 
293
    s->serial = serial_mm_init(NULL, 0, 2, NULL, s->baudrate, s->chr,
 
294
                               DEVICE_NATIVE_ENDIAN);
 
295
    s->serial_ops = serial_get_memops(DEVICE_NATIVE_ENDIAN);
 
296
    sysbus_init_irq(busdev, serial_get_irq(s->serial));
 
297
    sysbus_init_irq(busdev, &s->tx_drq);
 
298
    sysbus_init_irq(busdev, &s->rx_drq);
 
299
    memory_region_init_io(&s->iomem, NULL, &omap_uart_ops, s, "omap_uart",
 
300
                          s->mmio_size);
 
301
    sysbus_init_mmio(busdev, &s->iomem);
 
302
    return 0;
 
303
}
 
304
 
 
305
static Property omap_uart_properties[] = {
 
306
    DEFINE_PROP_UINT32("mmio_size", struct omap_uart_s, mmio_size, 0x400),
 
307
    DEFINE_PROP_UINT32("baudrate", struct omap_uart_s, baudrate, 0),
 
308
    DEFINE_PROP_CHR("chardev", struct omap_uart_s, chr),
 
309
    DEFINE_PROP_END_OF_LIST()
 
310
};
 
311
 
 
312
static void omap_uart_class_init(ObjectClass *klass, void *data)
 
313
{
 
314
    DeviceClass *dc = DEVICE_CLASS(klass);
 
315
    SysBusDeviceClass *k = SYS_BUS_DEVICE_CLASS(klass);
 
316
    k->init = omap_uart_init;
 
317
    dc->props = omap_uart_properties;
 
318
    dc->reset = omap_uart_reset;
 
319
}
 
320
 
 
321
static TypeInfo omap_uart_info = {
 
322
    .name = "omap_uart",
 
323
    .parent = TYPE_SYS_BUS_DEVICE,
 
324
    .instance_size = sizeof(struct omap_uart_s),
 
325
    .class_init = omap_uart_class_init,
 
326
};
 
327
 
 
328
static void omap_uart_register_types(void)
 
329
{
 
330
    type_register_static(&omap_uart_info);
 
331
}
 
332
 
 
333
void omap_uart_attach(DeviceState *qdev, CharDriverState *chr,
 
334
                      const char *label)
 
335
{
 
336
    struct omap_uart_s *s = OMAP_UART(qdev);
 
337
 
 
338
    s->chr = chr ?: qemu_chr_new(label, "null", NULL);
 
339
    serial_change_char_driver(s->serial, s->chr);
 
340
}
 
341
 
 
342
type_init(omap_uart_register_types)