← Back to branch summary

~ubuntu-branches/ubuntu/trusty/qemu/trusty

« back to all changes in this revision

Viewing changes to hw/intc/sun4c_intctl.c

  • Committer: Package Import Robot
  • Author(s): Serge Hallyn
  • Date: 2013-10-22 22:47:07 UTC
  • mfrom: (1.8.3) (10.1.42 sid)
  • Revision ID: package-import@ubuntu.com-20131022224707-1lya34fw3k3f24tv
Tags: 1.6.0+dfsg-2ubuntu1
http://bugs.debian.org/709241
* Merge 1.6.0~rc0+dfsg-2exp from debian experimental.  Remaining changes:
  - debian/control
    * update maintainer
    * remove libiscsi, usb-redir, vde, vnc-jpeg, and libssh2-1-dev
      from build-deps
    * enable rbd
    * add qemu-system and qemu-common B/R to qemu-keymaps
    * add D:udev, R:qemu, R:qemu-common and B:qemu-common to
      qemu-system-common
    * qemu-system-arm, qemu-system-ppc, qemu-system-sparc:
      - add qemu-kvm to Provides
      - add qemu-common, qemu-kvm, kvm to B/R
      - remove openbios-sparc from qemu-system-sparc D
      - drop openbios-ppc and openhackware Depends to Suggests (for now)
    * qemu-system-x86:
      - add qemu-common to Breaks/Replaces.
      - add cpu-checker to Recommends.
    * qemu-user: add B/R:qemu-kvm
    * qemu-kvm:
      - add armhf armel powerpc sparc to Architecture
      - C/R/P: qemu-kvm-spice
    * add qemu-common package
    * drop qemu-slof which is not packaged in ubuntu
  - add qemu-system-common.links for tap ifup/down scripts and OVMF link.
  - qemu-system-x86.links:
    * remove pxe rom links which are in kvm-ipxe
    * add symlink for kvm.1 manpage
  - debian/rules
    * add kvm-spice symlink to qemu-kvm
    * call dh_installmodules for qemu-system-x86
    * update dh_installinit to install upstart script
    * run dh_installman (Closes: #709241) (cherrypicked from 1.5.0+dfsg-2)
  - Add qemu-utils.links for kvm-* symlinks.
  - Add qemu-system-x86.qemu-kvm.upstart and .default
  - Add qemu-system-x86.modprobe to set nesting=1
  - Add qemu-system-common.preinst to add kvm group
  - qemu-system-common.postinst: remove bad group acl if there, then have
    udev relabel /dev/kvm.
  - New linaro patches from qemu-linaro rebasing branch
  - Dropped patches:
    * xen-simplify-xen_enabled.patch
    * sparc-linux-user-fix-missing-symbols-in-.rel-.rela.plt-sections.patch
    * main_loop-do-not-set-nonblocking-if-xen_enabled.patch
    * xen_machine_pv-do-not-create-a-dummy-CPU-in-machine-.patch
    * virtio-rng-fix-crash
  - Kept patches:
    * expose_vms_qemu64cpu.patch - updated
    * linaro arm patches from qemu-linaro rebasing branch
  - New patches:
    * fix-pci-add: change CONFIG variable in ifdef to make sure that
      pci_add is defined.
* Add linaro patches
* Add experimental mach-virt patches for arm virtualization.
* qemu-system-common.install: add debian/tmp/usr/lib to install the
  qemu-bridge-helper

Show diffs side-by-side

added added

removed removed

Lines of Context:
hw/intc/sun4c_intctl.c
1
 
/*
2
 
 * QEMU Sparc Sun4c interrupt controller emulation
3
 
 *
4
 
 * Based on slavio_intctl, copyright (c) 2003-2005 Fabrice Bellard
5
 
 *
6
 
 * Permission is hereby granted, free of charge, to any person obtaining a copy
7
 
 * of this software and associated documentation files (the "Software"), to deal
8
 
 * in the Software without restriction, including without limitation the rights
9
 
 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
10
 
 * copies of the Software, and to permit persons to whom the Software is
11
 
 * furnished to do so, subject to the following conditions:
12
 
 *
13
 
 * The above copyright notice and this permission notice shall be included in
14
 
 * all copies or substantial portions of the Software.
15
 
 *
16
 
 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
17
 
 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
18
 
 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
19
 
 * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
20
 
 * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
21
 
 * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN
22
 
 * THE SOFTWARE.
23
 
 */
24
 
 
25
 
#include "hw/hw.h"
26
 
#include "hw/sparc/sun4m.h"
27
 
#include "monitor/monitor.h"
28
 
#include "hw/sysbus.h"
29
 
 
30
 
//#define DEBUG_IRQ_COUNT
31
 
//#define DEBUG_IRQ
32
 
 
33
 
#ifdef DEBUG_IRQ
34
 
#define DPRINTF(fmt, ...)                                       \
35
 
    do { printf("IRQ: " fmt , ## __VA_ARGS__); } while (0)
36
 
#else
37
 
#define DPRINTF(fmt, ...)
38
 
#endif
39
 
 
40
 
/*
41
 
 * Registers of interrupt controller in sun4c.
42
 
 *
43
 
 */
44
 
 
45
 
#define MAX_PILS 16
46
 
 
47
 
typedef struct Sun4c_INTCTLState {
48
 
    SysBusDevice busdev;
49
 
    MemoryRegion iomem;
50
 
#ifdef DEBUG_IRQ_COUNT
51
 
    uint64_t irq_count;
52
 
#endif
53
 
    qemu_irq cpu_irqs[MAX_PILS];
54
 
    const uint32_t *intbit_to_level;
55
 
    uint32_t pil_out;
56
 
    uint8_t reg;
57
 
    uint8_t pending;
58
 
} Sun4c_INTCTLState;
59
 
 
60
 
#define INTCTL_SIZE 1
61
 
 
62
 
static void sun4c_check_interrupts(void *opaque);
63
 
 
64
 
static uint64_t sun4c_intctl_mem_read(void *opaque, hwaddr addr,
65
 
                                      unsigned size)
66
 
{
67
 
    Sun4c_INTCTLState *s = opaque;
68
 
    uint32_t ret;
69
 
 
70
 
    ret = s->reg;
71
 
    DPRINTF("read reg 0x" TARGET_FMT_plx " = %x\n", addr, ret);
72
 
 
73
 
    return ret;
74
 
}
75
 
 
76
 
static void sun4c_intctl_mem_write(void *opaque, hwaddr addr,
77
 
                                   uint64_t val, unsigned size)
78
 
{
79
 
    Sun4c_INTCTLState *s = opaque;
80
 
 
81
 
    DPRINTF("write reg 0x" TARGET_FMT_plx " = %x\n", addr, (unsigned)val);
82
 
    val &= 0xbf;
83
 
    s->reg = val;
84
 
    sun4c_check_interrupts(s);
85
 
}
86
 
 
87
 
static const MemoryRegionOps sun4c_intctl_mem_ops = {
88
 
    .read = sun4c_intctl_mem_read,
89
 
    .write = sun4c_intctl_mem_write,
90
 
    .endianness = DEVICE_NATIVE_ENDIAN,
91
 
    .valid = {
92
 
        .min_access_size = 1,
93
 
        .max_access_size = 1,
94
 
    },
95
 
};
96
 
 
97
 
static const uint32_t intbit_to_level[] = { 0, 1, 4, 6, 8, 10, 0, 14, };
98
 
 
99
 
static void sun4c_check_interrupts(void *opaque)
100
 
{
101
 
    Sun4c_INTCTLState *s = opaque;
102
 
    uint32_t pil_pending;
103
 
    unsigned int i;
104
 
 
105
 
    pil_pending = 0;
106
 
    if (s->pending && !(s->reg & 0x80000000)) {
107
 
        for (i = 0; i < 8; i++) {
108
 
            if (s->pending & (1 << i))
109
 
                pil_pending |= 1 << intbit_to_level[i];
110
 
        }
111
 
    }
112
 
 
113
 
    for (i = 0; i < MAX_PILS; i++) {
114
 
        if (pil_pending & (1 << i)) {
115
 
            if (!(s->pil_out & (1 << i)))
116
 
                qemu_irq_raise(s->cpu_irqs[i]);
117
 
        } else {
118
 
            if (s->pil_out & (1 << i))
119
 
                qemu_irq_lower(s->cpu_irqs[i]);
120
 
        }
121
 
    }
122
 
    s->pil_out = pil_pending;
123
 
}
124
 
 
125
 
/*
126
 
 * "irq" here is the bit number in the system interrupt register
127
 
 */
128
 
static void sun4c_set_irq(void *opaque, int irq, int level)
129
 
{
130
 
    Sun4c_INTCTLState *s = opaque;
131
 
    uint32_t mask = 1 << irq;
132
 
    uint32_t pil = intbit_to_level[irq];
133
 
 
134
 
    DPRINTF("Set irq %d -> pil %d level %d\n", irq, pil,
135
 
            level);
136
 
    if (pil > 0) {
137
 
        if (level) {
138
 
#ifdef DEBUG_IRQ_COUNT
139
 
            s->irq_count++;
140
 
#endif
141
 
            s->pending |= mask;
142
 
        } else {
143
 
            s->pending &= ~mask;
144
 
        }
145
 
        sun4c_check_interrupts(s);
146
 
    }
147
 
}
148
 
 
149
 
static const VMStateDescription vmstate_sun4c_intctl = {
150
 
    .name ="sun4c_intctl",
151
 
    .version_id = 1,
152
 
    .minimum_version_id = 1,
153
 
    .minimum_version_id_old = 1,
154
 
    .fields      = (VMStateField []) {
155
 
        VMSTATE_UINT8(reg, Sun4c_INTCTLState),
156
 
        VMSTATE_UINT8(pending, Sun4c_INTCTLState),
157
 
        VMSTATE_END_OF_LIST()
158
 
    }
159
 
};
160
 
 
161
 
static void sun4c_intctl_reset(DeviceState *d)
162
 
{
163
 
    Sun4c_INTCTLState *s = container_of(d, Sun4c_INTCTLState, busdev.qdev);
164
 
 
165
 
    s->reg = 1;
166
 
    s->pending = 0;
167
 
}
168
 
 
169
 
static int sun4c_intctl_init1(SysBusDevice *dev)
170
 
{
171
 
    Sun4c_INTCTLState *s = FROM_SYSBUS(Sun4c_INTCTLState, dev);
172
 
    unsigned int i;
173
 
 
174
 
    memory_region_init_io(&s->iomem, &sun4c_intctl_mem_ops, s,
175
 
                          "intctl", INTCTL_SIZE);
176
 
    sysbus_init_mmio(dev, &s->iomem);
177
 
    qdev_init_gpio_in(&dev->qdev, sun4c_set_irq, 8);
178
 
 
179
 
    for (i = 0; i < MAX_PILS; i++) {
180
 
        sysbus_init_irq(dev, &s->cpu_irqs[i]);
181
 
    }
182
 
 
183
 
    return 0;
184
 
}
185
 
 
186
 
static void sun4c_intctl_class_init(ObjectClass *klass, void *data)
187
 
{
188
 
    DeviceClass *dc = DEVICE_CLASS(klass);
189
 
    SysBusDeviceClass *k = SYS_BUS_DEVICE_CLASS(klass);
190
 
 
191
 
    k->init = sun4c_intctl_init1;
192
 
    dc->reset = sun4c_intctl_reset;
193
 
    dc->vmsd = &vmstate_sun4c_intctl;
194
 
}
195
 
 
196
 
static const TypeInfo sun4c_intctl_info = {
197
 
    .name          = "sun4c_intctl",
198
 
    .parent        = TYPE_SYS_BUS_DEVICE,
199
 
    .instance_size = sizeof(Sun4c_INTCTLState),
200
 
    .class_init    = sun4c_intctl_class_init,
201
 
};
202
 
 
203
 
static void sun4c_intctl_register_types(void)
204
 
{
205
 
    type_register_static(&sun4c_intctl_info);
206
 
}
207
 
 
208
 
type_init(sun4c_intctl_register_types)