← Back to branch summary

~ubuntu-branches/ubuntu/precise/linux-ti-omap4/precise

« back to all changes in this revision

Viewing changes to arch/blackfin/mach-bf561/include/mach/anomaly.h

  • Committer: Bazaar Package Importer
  • Author(s): Paolo Pisati
  • Date: 2011-06-29 15:23:51 UTC
  • mfrom: (26.1.1 natty-proposed)
  • Revision ID: james.westby@ubuntu.com-20110629152351-xs96tm303d95rpbk
Tags: 3.0.0-1200.2
* Rebased against 3.0.0-6.7
* BSP from TI based on 3.0.0

Show diffs side-by-side

added added

removed removed

Lines of Context:
arch/blackfin/mach-bf561/include/mach/anomaly.h
5
5
 * and can be replaced with that version at any time
6
6
 * DO NOT EDIT THIS FILE
7
7
 *
8
 
 * Copyright 2004-2010 Analog Devices Inc.
 
8
 * Copyright 2004-2011 Analog Devices Inc.
9
9
 * Licensed under the ADI BSD license.
10
10
 *   https://docs.blackfin.uclinux.org/doku.php?id=adi_bsd
11
11
 */
12
12
 
13
13
/* This file should be up to date with:
14
 
 *  - Revision Q, 11/07/2008; ADSP-BF561 Blackfin Processor Anomaly List
 
14
 *  - Revision R, 05/25/2010; ADSP-BF561 Blackfin Processor Anomaly List
15
15
 */
16
16
 
17
17
#ifndef _MACH_ANOMALY_H_
290
290
#define ANOMALY_05000428 (__SILICON_REVISION__ > 3)
291
291
/* IFLUSH Instruction at End of Hardware Loop Causes Infinite Stall */
292
292
#define ANOMALY_05000443 (1)
 
293
/* SCKELOW Feature Is Not Functional */
 
294
#define ANOMALY_05000458 (1)
293
295
/* False Hardware Error when RETI Points to Invalid Memory */
294
296
#define ANOMALY_05000461 (1)
 
297
/* Synchronization Problem at Startup May Cause SPORT Transmit Channels to Misalign */
 
298
#define ANOMALY_05000462 (1)
 
299
/* Boot Failure When SDRAM Control Signals Toggle Coming Out Of Reset */
 
300
#define ANOMALY_05000471 (1)
295
301
/* Interrupted 32-Bit SPORT Data Register Access Results In Underflow */
296
302
#define ANOMALY_05000473 (1)
297
303
/* Possible Lockup Condition whem Modifying PLL from External Memory */
298
 
#define ANOMALY_05000475 (__SILICON_REVISION__ < 4)
 
304
#define ANOMALY_05000475 (1)
299
305
/* TESTSET Instruction Cannot Be Interrupted */
300
306
#define ANOMALY_05000477 (1)
301
307
/* Reads of ITEST_COMMAND and ITEST_DATA Registers Cause Cache Corruption */
314
320
#define ANOMALY_05000353 (1)
315
321
#define ANOMALY_05000364 (0)
316
322
#define ANOMALY_05000380 (0)
 
323
#define ANOMALY_05000383 (0)
317
324
#define ANOMALY_05000386 (1)
318
325
#define ANOMALY_05000389 (0)
319
326
#define ANOMALY_05000400 (0)
320
327
#define ANOMALY_05000430 (0)
321
328
#define ANOMALY_05000432 (0)
322
329
#define ANOMALY_05000435 (0)
 
330
#define ANOMALY_05000440 (0)
323
331
#define ANOMALY_05000447 (0)
324
332
#define ANOMALY_05000448 (0)
325
333
#define ANOMALY_05000456 (0)
327
335
#define ANOMALY_05000465 (0)
328
336
#define ANOMALY_05000467 (0)
329
337
#define ANOMALY_05000474 (0)
 
338
#define ANOMALY_05000480 (0)
330
339
#define ANOMALY_05000485 (0)
331
340
 
332
341
#endif