← Back to branch summary

~ubuntu-branches/ubuntu/precise/linux-ti-omap4/precise

« back to all changes in this revision

Viewing changes to include/linux/pci_regs.h

  • Committer: Bazaar Package Importer
  • Author(s): Paolo Pisati
  • Date: 2011-06-29 15:23:51 UTC
  • mfrom: (26.1.1 natty-proposed)
  • Revision ID: james.westby@ubuntu.com-20110629152351-xs96tm303d95rpbk
Tags: 3.0.0-1200.2
* Rebased against 3.0.0-6.7
* BSP from TI based on 3.0.0

Show diffs side-by-side

added added

removed removed

Lines of Context:
include/linux/pci_regs.h
223
223
#define  PCI_PM_CAP_PME_CLOCK   0x0008  /* PME clock required */
224
224
#define  PCI_PM_CAP_RESERVED    0x0010  /* Reserved field */
225
225
#define  PCI_PM_CAP_DSI         0x0020  /* Device specific initialization */
226
 
#define  PCI_PM_CAP_AUX_POWER   0x01C0  /* Auxilliary power support mask */
 
226
#define  PCI_PM_CAP_AUX_POWER   0x01C0  /* Auxiliary power support mask */
227
227
#define  PCI_PM_CAP_D1          0x0200  /* D1 power state support */
228
228
#define  PCI_PM_CAP_D2          0x0400  /* D2 power state support */
229
229
#define  PCI_PM_CAP_PME         0x0800  /* PME pin supported */
435
435
#define  PCI_EXP_LNKCAP_L0SEL   0x00007000 /* L0s Exit Latency */
436
436
#define  PCI_EXP_LNKCAP_L1EL    0x00038000 /* L1 Exit Latency */
437
437
#define  PCI_EXP_LNKCAP_CLKPM   0x00040000 /* L1 Clock Power Management */
438
 
#define  PCI_EXP_LNKCAP_SDERC   0x00080000 /* Suprise Down Error Reporting Capable */
 
438
#define  PCI_EXP_LNKCAP_SDERC   0x00080000 /* Surprise Down Error Reporting Capable */
439
439
#define  PCI_EXP_LNKCAP_DLLLARC 0x00100000 /* Data Link Layer Link Active Reporting Capable */
440
440
#define  PCI_EXP_LNKCAP_LBNC    0x00200000 /* Link Bandwidth Notification Capability */
441
441
#define  PCI_EXP_LNKCAP_PN      0xff000000 /* Port Number */
508
508
#define PCI_EXP_RTSTA_PENDING   0x20000 /* PME pending */
509
509
#define PCI_EXP_DEVCAP2         36      /* Device Capabilities 2 */
510
510
#define  PCI_EXP_DEVCAP2_ARI    0x20    /* Alternative Routing-ID */
 
511
#define  PCI_EXP_DEVCAP2_LTR    0x800   /* Latency tolerance reporting */
 
512
#define  PCI_EXP_OBFF_MASK      0xc0000 /* OBFF support mechanism */
 
513
#define  PCI_EXP_OBFF_MSG       0x40000 /* New message signaling */
 
514
#define  PCI_EXP_OBFF_WAKE      0x80000 /* Re-use WAKE# for OBFF */
511
515
#define PCI_EXP_DEVCTL2         40      /* Device Control 2 */
512
516
#define  PCI_EXP_DEVCTL2_ARI    0x20    /* Alternative Routing-ID */
 
517
#define  PCI_EXP_IDO_REQ_EN     0x100   /* ID-based ordering request enable */
 
518
#define  PCI_EXP_IDO_CMP_EN     0x200   /* ID-based ordering completion enable */
 
519
#define  PCI_EXP_LTR_EN         0x400   /* Latency tolerance reporting */
 
520
#define  PCI_EXP_OBFF_MSGA_EN   0x2000  /* OBFF enable with Message type A */
 
521
#define  PCI_EXP_OBFF_MSGB_EN   0x4000  /* OBFF enable with Message type B */
 
522
#define  PCI_EXP_OBFF_WAKE_EN   0x6000  /* OBFF using WAKE# signaling */
513
523
#define PCI_EXP_LNKCTL2         48      /* Link Control 2 */
514
524
#define PCI_EXP_SLTCTL2         56      /* Slot Control 2 */
515
525
 
527
537
#define PCI_EXT_CAP_ID_ARI      14
528
538
#define PCI_EXT_CAP_ID_ATS      15
529
539
#define PCI_EXT_CAP_ID_SRIOV    16
 
540
#define PCI_EXT_CAP_ID_LTR      24
530
541
 
531
542
/* Advanced Error Reporting */
532
543
#define PCI_ERR_UNCOR_STATUS    4       /* Uncorrectable Error Status */
683
694
#define  PCI_SRIOV_VFM_MO       0x2     /* Active.MigrateOut */
684
695
#define  PCI_SRIOV_VFM_AV       0x3     /* Active.Available */
685
696
 
 
697
#define PCI_LTR_MAX_SNOOP_LAT   0x4
 
698
#define PCI_LTR_MAX_NOSNOOP_LAT 0x6
 
699
#define  PCI_LTR_VALUE_MASK     0x000003ff
 
700
#define  PCI_LTR_SCALE_MASK     0x00001c00
 
701
#define  PCI_LTR_SCALE_SHIFT    10
 
702
 
686
703
/* Access Control Service */
687
704
#define PCI_ACS_CAP             0x04    /* ACS Capability Register */
688
705
#define  PCI_ACS_SV             0x01    /* Source Validation */