← Back to branch summary

~ubuntu-branches/ubuntu/precise/linux-ti-omap4/precise

« back to all changes in this revision

Viewing changes to arch/m68k/include/asm/m523xsim.h

  • Committer: Bazaar Package Importer
  • Author(s): Paolo Pisati
  • Date: 2011-06-29 15:23:51 UTC
  • mfrom: (26.1.1 natty-proposed)
  • Revision ID: james.westby@ubuntu.com-20110629152351-xs96tm303d95rpbk
Tags: 3.0.0-1200.2
* Rebased against 3.0.0-6.7
* BSP from TI based on 3.0.0

Show diffs side-by-side

added added

removed removed

Lines of Context:
arch/m68k/include/asm/m523xsim.h
13
13
 
14
14
#define CPU_NAME                "COLDFIRE(m523x)"
15
15
#define CPU_INSTR_PER_JIFFY     3
 
16
#define MCF_BUSCLK              (MCF_CLK / 2)
16
17
 
17
18
#include <asm/m52xxacr.h>
18
19
 
19
20
/*
20
21
 *      Define the 523x SIM register set addresses.
21
22
 */
22
 
#define MCFICM_INTC0            0x0c00          /* Base for Interrupt Ctrl 0 */
23
 
#define MCFICM_INTC1            0x0d00          /* Base for Interrupt Ctrl 0 */
 
23
#define MCFICM_INTC0            (MCF_IPSBAR + 0x0c00)   /* Base for Interrupt Ctrl 0 */
 
24
#define MCFICM_INTC1            (MCF_IPSBAR + 0x0d00)   /* Base for Interrupt Ctrl 0 */
 
25
 
24
26
#define MCFINTC_IPRH            0x00            /* Interrupt pending 32-63 */
25
27
#define MCFINTC_IPRL            0x04            /* Interrupt pending 1-31 */
26
28
#define MCFINTC_IMRH            0x08            /* Interrupt mask 32-63 */
39
41
/*
40
42
 *      SDRAM configuration registers.
41
43
 */
42
 
#define MCFSIM_DCR              0x44            /* SDRAM control */
43
 
#define MCFSIM_DACR0            0x48            /* SDRAM base address 0 */
44
 
#define MCFSIM_DMR0             0x4c            /* SDRAM address mask 0 */
45
 
#define MCFSIM_DACR1            0x50            /* SDRAM base address 1 */
46
 
#define MCFSIM_DMR1             0x54            /* SDRAM address mask 1 */
 
44
#define MCFSIM_DCR              (MCF_IPSBAR + 0x44)     /* Control */
 
45
#define MCFSIM_DACR0            (MCF_IPSBAR + 0x48)     /* Base address 0 */
 
46
#define MCFSIM_DMR0             (MCF_IPSBAR + 0x4c)     /* Address mask 0 */
 
47
#define MCFSIM_DACR1            (MCF_IPSBAR + 0x50)     /* Base address 1 */
 
48
#define MCFSIM_DMR1             (MCF_IPSBAR + 0x54)     /* Address mask 1 */
47
49
 
48
50
/*
49
 
 *  Reset Controll Unit (relative to IPSBAR).
 
51
 *  Reset Control Unit (relative to IPSBAR).
50
52
 */
51
53
#define MCF_RCR                 0x110000
52
54
#define MCF_RSR                 0x110001
57
59
/*
58
60
 *  UART module.
59
61
 */
60
 
#define MCFUART_BASE1           0x200           /* Base address of UART1 */
61
 
#define MCFUART_BASE2           0x240           /* Base address of UART2 */
62
 
#define MCFUART_BASE3           0x280           /* Base address of UART3 */
63
 
 
 
62
#define MCFUART_BASE1           (MCF_IPSBAR + 0x200)
 
63
#define MCFUART_BASE2           (MCF_IPSBAR + 0x240)
 
64
#define MCFUART_BASE3           (MCF_IPSBAR + 0x280)
 
65
 
 
66
/*
 
67
 *  FEC ethernet module.
 
68
 */
 
69
#define MCFFEC_BASE             (MCF_IPSBAR + 0x1000)
 
70
#define MCFFEC_SIZE             0x800
 
71
 
 
72
/*
 
73
 *  GPIO module.
 
74
 */
64
75
#define MCFGPIO_PODR_ADDR       (MCF_IPSBAR + 0x100000)
65
76
#define MCFGPIO_PODR_DATAH      (MCF_IPSBAR + 0x100001)
66
77
#define MCFGPIO_PODR_DATAL      (MCF_IPSBAR + 0x100002)
118
129
#define MCFGPIO_PCLRR_ETPU      (MCF_IPSBAR + 0x10003C)
119
130
 
120
131
/*
 
132
 * PIT timer base addresses.
 
133
 */
 
134
#define MCFPIT_BASE1            (MCF_IPSBAR + 0x150000)
 
135
#define MCFPIT_BASE2            (MCF_IPSBAR + 0x160000)
 
136
#define MCFPIT_BASE3            (MCF_IPSBAR + 0x170000)
 
137
#define MCFPIT_BASE4            (MCF_IPSBAR + 0x180000)
 
138
 
 
139
/*
121
140
 * EPort
122
141
 */
123
 
 
 
142
#define MCFEPORT_EPPAR          (MCF_IPSBAR + 0x130000)
124
143
#define MCFEPORT_EPDDR          (MCF_IPSBAR + 0x130002)
 
144
#define MCFEPORT_EPIER          (MCF_IPSBAR + 0x130003)
125
145
#define MCFEPORT_EPDR           (MCF_IPSBAR + 0x130004)
126
146
#define MCFEPORT_EPPDR          (MCF_IPSBAR + 0x130005)
 
147
#define MCFEPORT_EPFR           (MCF_IPSBAR + 0x130006)
127
148
 
128
149
/*
129
150
 * Generic GPIO support
143
164
*/
144
165
#define MCFGPIO_PAR_QSPI        (MCF_IPSBAR + 0x10004A)
145
166
#define MCFGPIO_PAR_TIMER       (MCF_IPSBAR + 0x10004C)
 
167
 
 
168
/*
 
169
 * DMA unit base addresses.
 
170
 */
 
171
#define MCFDMA_BASE0            (MCF_IPSBAR + 0x100)
 
172
#define MCFDMA_BASE1            (MCF_IPSBAR + 0x140)
 
173
#define MCFDMA_BASE2            (MCF_IPSBAR + 0x180)
 
174
#define MCFDMA_BASE3            (MCF_IPSBAR + 0x1C0)
 
175
 
146
176
/****************************************************************************/
147
177
#endif  /* m523xsim_h */