← Back to branch summary

~pmdj/ubuntu/trusty/qemu/2.9+applesmc+fadtv3

« back to all changes in this revision

Viewing changes to roms/ipxe/src/drivers/net/ath/ath9k/ar9002_phy.h

  • Committer: Phil Dennis-Jordan
  • Date: 2017-07-21 08:03:43 UTC
  • mfrom: (1.1.1)
  • Revision ID: phil@philjordan.eu-20170721080343-2yr2vdj7713czahv
New upstream release 2.9.0.

Show diffs side-by-side

added added

removed removed

Lines of Context:
roms/ipxe/src/drivers/net/ath/ath9k/ar9002_phy.h
 
1
/*
 
2
 * Copyright (c) 2008-2011 Atheros Communications Inc.
 
3
 *
 
4
 * Permission to use, copy, modify, and/or distribute this software for any
 
5
 * purpose with or without fee is hereby granted, provided that the above
 
6
 * copyright notice and this permission notice appear in all copies.
 
7
 *
 
8
 * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
 
9
 * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
 
10
 * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
 
11
 * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
 
12
 * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
 
13
 * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
 
14
 * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
 
15
 */
 
16
#ifndef AR9002_PHY_H
 
17
#define AR9002_PHY_H
 
18
 
 
19
FILE_LICENCE ( BSD2 );
 
20
 
 
21
#define AR_PHY_TEST             0x9800
 
22
#define PHY_AGC_CLR             0x10000000
 
23
#define RFSILENT_BB             0x00002000
 
24
 
 
25
#define AR_PHY_TURBO                0x9804
 
26
#define AR_PHY_FC_TURBO_MODE        0x00000001
 
27
#define AR_PHY_FC_TURBO_SHORT       0x00000002
 
28
#define AR_PHY_FC_DYN2040_EN        0x00000004
 
29
#define AR_PHY_FC_DYN2040_PRI_ONLY  0x00000008
 
30
#define AR_PHY_FC_DYN2040_PRI_CH    0x00000010
 
31
/* For 25 MHz channel spacing -- not used but supported by hw */
 
32
#define AR_PHY_FC_DYN2040_EXT_CH    0x00000020
 
33
#define AR_PHY_FC_HT_EN             0x00000040
 
34
#define AR_PHY_FC_SHORT_GI_40       0x00000080
 
35
#define AR_PHY_FC_WALSH             0x00000100
 
36
#define AR_PHY_FC_SINGLE_HT_LTF1    0x00000200
 
37
#define AR_PHY_FC_ENABLE_DAC_FIFO   0x00000800
 
38
 
 
39
#define AR_PHY_TEST2                    0x9808
 
40
 
 
41
#define AR_PHY_TIMING2           0x9810
 
42
#define AR_PHY_TIMING3           0x9814
 
43
#define AR_PHY_TIMING3_DSC_MAN   0xFFFE0000
 
44
#define AR_PHY_TIMING3_DSC_MAN_S 17
 
45
#define AR_PHY_TIMING3_DSC_EXP   0x0001E000
 
46
#define AR_PHY_TIMING3_DSC_EXP_S 13
 
47
 
 
48
#define AR_PHY_CHIP_ID_REV_0      0x80
 
49
#define AR_PHY_CHIP_ID_REV_1      0x81
 
50
#define AR_PHY_CHIP_ID_9160_REV_0 0xb0
 
51
 
 
52
#define AR_PHY_ACTIVE       0x981C
 
53
#define AR_PHY_ACTIVE_EN    0x00000001
 
54
#define AR_PHY_ACTIVE_DIS   0x00000000
 
55
 
 
56
#define AR_PHY_RF_CTL2             0x9824
 
57
#define AR_PHY_TX_END_DATA_START   0x000000FF
 
58
#define AR_PHY_TX_END_DATA_START_S 0
 
59
#define AR_PHY_TX_END_PA_ON        0x0000FF00
 
60
#define AR_PHY_TX_END_PA_ON_S      8
 
61
 
 
62
#define AR_PHY_RF_CTL3                  0x9828
 
63
#define AR_PHY_TX_END_TO_A2_RX_ON       0x00FF0000
 
64
#define AR_PHY_TX_END_TO_A2_RX_ON_S     16
 
65
 
 
66
#define AR_PHY_ADC_CTL                  0x982C
 
67
#define AR_PHY_ADC_CTL_OFF_INBUFGAIN    0x00000003
 
68
#define AR_PHY_ADC_CTL_OFF_INBUFGAIN_S  0
 
69
#define AR_PHY_ADC_CTL_OFF_PWDDAC       0x00002000
 
70
#define AR_PHY_ADC_CTL_OFF_PWDBANDGAP   0x00004000
 
71
#define AR_PHY_ADC_CTL_OFF_PWDADC       0x00008000
 
72
#define AR_PHY_ADC_CTL_ON_INBUFGAIN     0x00030000
 
73
#define AR_PHY_ADC_CTL_ON_INBUFGAIN_S   16
 
74
 
 
75
#define AR_PHY_ADC_SERIAL_CTL       0x9830
 
76
#define AR_PHY_SEL_INTERNAL_ADDAC   0x00000000
 
77
#define AR_PHY_SEL_EXTERNAL_RADIO   0x00000001
 
78
 
 
79
#define AR_PHY_RF_CTL4                    0x9834
 
80
#define AR_PHY_RF_CTL4_TX_END_XPAB_OFF    0xFF000000
 
81
#define AR_PHY_RF_CTL4_TX_END_XPAB_OFF_S  24
 
82
#define AR_PHY_RF_CTL4_TX_END_XPAA_OFF    0x00FF0000
 
83
#define AR_PHY_RF_CTL4_TX_END_XPAA_OFF_S  16
 
84
#define AR_PHY_RF_CTL4_FRAME_XPAB_ON      0x0000FF00
 
85
#define AR_PHY_RF_CTL4_FRAME_XPAB_ON_S    8
 
86
#define AR_PHY_RF_CTL4_FRAME_XPAA_ON      0x000000FF
 
87
#define AR_PHY_RF_CTL4_FRAME_XPAA_ON_S    0
 
88
 
 
89
#define AR_PHY_TSTDAC_CONST               0x983c
 
90
 
 
91
#define AR_PHY_SETTLING          0x9844
 
92
#define AR_PHY_SETTLING_SWITCH   0x00003F80
 
93
#define AR_PHY_SETTLING_SWITCH_S 7
 
94
 
 
95
#define AR_PHY_RXGAIN                   0x9848
 
96
#define AR_PHY_RXGAIN_TXRX_ATTEN        0x0003F000
 
97
#define AR_PHY_RXGAIN_TXRX_ATTEN_S      12
 
98
#define AR_PHY_RXGAIN_TXRX_RF_MAX       0x007C0000
 
99
#define AR_PHY_RXGAIN_TXRX_RF_MAX_S     18
 
100
#define AR9280_PHY_RXGAIN_TXRX_ATTEN    0x00003F80
 
101
#define AR9280_PHY_RXGAIN_TXRX_ATTEN_S  7
 
102
#define AR9280_PHY_RXGAIN_TXRX_MARGIN   0x001FC000
 
103
#define AR9280_PHY_RXGAIN_TXRX_MARGIN_S 14
 
104
 
 
105
#define AR_PHY_DESIRED_SZ           0x9850
 
106
#define AR_PHY_DESIRED_SZ_ADC       0x000000FF
 
107
#define AR_PHY_DESIRED_SZ_ADC_S     0
 
108
#define AR_PHY_DESIRED_SZ_PGA       0x0000FF00
 
109
#define AR_PHY_DESIRED_SZ_PGA_S     8
 
110
#define AR_PHY_DESIRED_SZ_TOT_DES   0x0FF00000
 
111
#define AR_PHY_DESIRED_SZ_TOT_DES_S 20
 
112
 
 
113
#define AR_PHY_FIND_SIG           0x9858
 
114
#define AR_PHY_FIND_SIG_FIRSTEP   0x0003F000
 
115
#define AR_PHY_FIND_SIG_FIRSTEP_S 12
 
116
#define AR_PHY_FIND_SIG_FIRPWR    0x03FC0000
 
117
#define AR_PHY_FIND_SIG_FIRPWR_S  18
 
118
 
 
119
#define AR_PHY_FIND_SIG_LOW           0x9840
 
120
#define AR_PHY_FIND_SIG_FIRSTEP_LOW   0x00000FC0L
 
121
#define AR_PHY_FIND_SIG_FIRSTEP_LOW_S 6
 
122
 
 
123
#define AR_PHY_AGC_CTL1                  0x985C
 
124
#define AR_PHY_AGC_CTL1_COARSE_LOW       0x00007F80
 
125
#define AR_PHY_AGC_CTL1_COARSE_LOW_S     7
 
126
#define AR_PHY_AGC_CTL1_COARSE_HIGH      0x003F8000
 
127
#define AR_PHY_AGC_CTL1_COARSE_HIGH_S    15
 
128
 
 
129
#define AR_PHY_CCA                  0x9864
 
130
#define AR_PHY_MINCCA_PWR           0x0FF80000
 
131
#define AR_PHY_MINCCA_PWR_S         19
 
132
#define AR_PHY_CCA_THRESH62         0x0007F000
 
133
#define AR_PHY_CCA_THRESH62_S       12
 
134
#define AR9280_PHY_MINCCA_PWR       0x1FF00000
 
135
#define AR9280_PHY_MINCCA_PWR_S     20
 
136
#define AR9280_PHY_CCA_THRESH62     0x000FF000
 
137
#define AR9280_PHY_CCA_THRESH62_S   12
 
138
 
 
139
#define AR_PHY_SFCORR_LOW                    0x986C
 
140
#define AR_PHY_SFCORR_LOW_USE_SELF_CORR_LOW  0x00000001
 
141
#define AR_PHY_SFCORR_LOW_M2COUNT_THR_LOW    0x00003F00
 
142
#define AR_PHY_SFCORR_LOW_M2COUNT_THR_LOW_S  8
 
143
#define AR_PHY_SFCORR_LOW_M1_THRESH_LOW      0x001FC000
 
144
#define AR_PHY_SFCORR_LOW_M1_THRESH_LOW_S    14
 
145
#define AR_PHY_SFCORR_LOW_M2_THRESH_LOW      0x0FE00000
 
146
#define AR_PHY_SFCORR_LOW_M2_THRESH_LOW_S    21
 
147
 
 
148
#define AR_PHY_SFCORR                0x9868
 
149
#define AR_PHY_SFCORR_M2COUNT_THR    0x0000001F
 
150
#define AR_PHY_SFCORR_M2COUNT_THR_S  0
 
151
#define AR_PHY_SFCORR_M1_THRESH      0x00FE0000
 
152
#define AR_PHY_SFCORR_M1_THRESH_S    17
 
153
#define AR_PHY_SFCORR_M2_THRESH      0x7F000000
 
154
#define AR_PHY_SFCORR_M2_THRESH_S    24
 
155
 
 
156
#define AR_PHY_SLEEP_CTR_CONTROL    0x9870
 
157
#define AR_PHY_SLEEP_CTR_LIMIT      0x9874
 
158
#define AR_PHY_SYNTH_CONTROL        0x9874
 
159
#define AR_PHY_SLEEP_SCAL           0x9878
 
160
 
 
161
#define AR_PHY_PLL_CTL          0x987c
 
162
#define AR_PHY_PLL_CTL_40       0xaa
 
163
#define AR_PHY_PLL_CTL_40_5413  0x04
 
164
#define AR_PHY_PLL_CTL_44       0xab
 
165
#define AR_PHY_PLL_CTL_44_2133  0xeb
 
166
#define AR_PHY_PLL_CTL_40_2133  0xea
 
167
 
 
168
#define AR_PHY_SPECTRAL_SCAN                    0x9910  /* AR9280 spectral scan configuration register */
 
169
#define AR_PHY_SPECTRAL_SCAN_ENABLE             0x1
 
170
#define AR_PHY_SPECTRAL_SCAN_ENA                0x00000001  /* Enable spectral scan, reg 68, bit 0 */
 
171
#define AR_PHY_SPECTRAL_SCAN_ENA_S              0  /* Enable spectral scan, reg 68, bit 0 */
 
172
#define AR_PHY_SPECTRAL_SCAN_ACTIVE             0x00000002  /* Activate spectral scan reg 68, bit 1*/
 
173
#define AR_PHY_SPECTRAL_SCAN_ACTIVE_S           1  /* Activate spectral scan reg 68, bit 1*/
 
174
#define AR_PHY_SPECTRAL_SCAN_FFT_PERIOD         0x000000F0  /* Interval for FFT reports, reg 68, bits 4-7*/
 
175
#define AR_PHY_SPECTRAL_SCAN_FFT_PERIOD_S       4
 
176
#define AR_PHY_SPECTRAL_SCAN_PERIOD             0x0000FF00  /* Interval for FFT reports, reg 68, bits 8-15*/
 
177
#define AR_PHY_SPECTRAL_SCAN_PERIOD_S           8
 
178
#define AR_PHY_SPECTRAL_SCAN_COUNT              0x00FF0000  /* Number of reports, reg 68, bits 16-23*/
 
179
#define AR_PHY_SPECTRAL_SCAN_COUNT_S            16
 
180
#define AR_PHY_SPECTRAL_SCAN_SHORT_REPEAT       0x01000000  /* Short repeat, reg 68, bit 24*/
 
181
#define AR_PHY_SPECTRAL_SCAN_SHORT_REPEAT_S     24  /* Short repeat, reg 68, bit 24*/
 
182
 
 
183
#define AR_PHY_RX_DELAY           0x9914
 
184
#define AR_PHY_SEARCH_START_DELAY 0x9918
 
185
#define AR_PHY_RX_DELAY_DELAY     0x00003FFF
 
186
 
 
187
#define AR_PHY_TIMING_CTRL4(_i)     (0x9920 + ((_i) << 12))
 
188
#define AR_PHY_TIMING_CTRL4_IQCORR_Q_Q_COFF 0x01F
 
189
#define AR_PHY_TIMING_CTRL4_IQCORR_Q_Q_COFF_S   0
 
190
#define AR_PHY_TIMING_CTRL4_IQCORR_Q_I_COFF 0x7E0
 
191
#define AR_PHY_TIMING_CTRL4_IQCORR_Q_I_COFF_S   5
 
192
#define AR_PHY_TIMING_CTRL4_IQCORR_ENABLE   0x800
 
193
#define AR_PHY_TIMING_CTRL4_IQCAL_LOG_COUNT_MAX 0xF000
 
194
#define AR_PHY_TIMING_CTRL4_IQCAL_LOG_COUNT_MAX_S   12
 
195
#define AR_PHY_TIMING_CTRL4_DO_CAL    0x10000
 
196
 
 
197
#define AR_PHY_TIMING_CTRL4_ENABLE_SPUR_RSSI    0x80000000
 
198
#define AR_PHY_TIMING_CTRL4_ENABLE_SPUR_FILTER  0x40000000
 
199
#define AR_PHY_TIMING_CTRL4_ENABLE_CHAN_MASK    0x20000000
 
200
#define AR_PHY_TIMING_CTRL4_ENABLE_PILOT_MASK   0x10000000
 
201
 
 
202
#define AR_PHY_TIMING5               0x9924
 
203
#define AR_PHY_TIMING5_CYCPWR_THR1   0x000000FE
 
204
#define AR_PHY_TIMING5_CYCPWR_THR1_S 1
 
205
 
 
206
#define AR_PHY_POWER_TX_RATE1               0x9934
 
207
#define AR_PHY_POWER_TX_RATE2               0x9938
 
208
#define AR_PHY_POWER_TX_RATE_MAX            0x993c
 
209
#define AR_PHY_POWER_TX_RATE_MAX_TPC_ENABLE 0x00000040
 
210
 
 
211
#define AR_PHY_FRAME_CTL            0x9944
 
212
#define AR_PHY_FRAME_CTL_TX_CLIP    0x00000038
 
213
#define AR_PHY_FRAME_CTL_TX_CLIP_S  3
 
214
 
 
215
#define AR_PHY_TXPWRADJ                   0x994C
 
216
#define AR_PHY_TXPWRADJ_CCK_GAIN_DELTA    0x00000FC0
 
217
#define AR_PHY_TXPWRADJ_CCK_GAIN_DELTA_S  6
 
218
#define AR_PHY_TXPWRADJ_CCK_PCDAC_INDEX   0x00FC0000
 
219
#define AR_PHY_TXPWRADJ_CCK_PCDAC_INDEX_S 18
 
220
 
 
221
#define AR_PHY_RADAR_EXT      0x9940
 
222
#define AR_PHY_RADAR_EXT_ENA  0x00004000
 
223
 
 
224
#define AR_PHY_RADAR_0          0x9954
 
225
#define AR_PHY_RADAR_0_ENA      0x00000001
 
226
#define AR_PHY_RADAR_0_FFT_ENA  0x80000000
 
227
#define AR_PHY_RADAR_0_INBAND   0x0000003e
 
228
#define AR_PHY_RADAR_0_INBAND_S 1
 
229
#define AR_PHY_RADAR_0_PRSSI    0x00000FC0
 
230
#define AR_PHY_RADAR_0_PRSSI_S  6
 
231
#define AR_PHY_RADAR_0_HEIGHT   0x0003F000
 
232
#define AR_PHY_RADAR_0_HEIGHT_S 12
 
233
#define AR_PHY_RADAR_0_RRSSI    0x00FC0000
 
234
#define AR_PHY_RADAR_0_RRSSI_S  18
 
235
#define AR_PHY_RADAR_0_FIRPWR   0x7F000000
 
236
#define AR_PHY_RADAR_0_FIRPWR_S 24
 
237
 
 
238
#define AR_PHY_RADAR_1                  0x9958
 
239
#define AR_PHY_RADAR_1_RELPWR_ENA       0x00800000
 
240
#define AR_PHY_RADAR_1_USE_FIR128       0x00400000
 
241
#define AR_PHY_RADAR_1_RELPWR_THRESH    0x003F0000
 
242
#define AR_PHY_RADAR_1_RELPWR_THRESH_S  16
 
243
#define AR_PHY_RADAR_1_BLOCK_CHECK      0x00008000
 
244
#define AR_PHY_RADAR_1_MAX_RRSSI        0x00004000
 
245
#define AR_PHY_RADAR_1_RELSTEP_CHECK    0x00002000
 
246
#define AR_PHY_RADAR_1_RELSTEP_THRESH   0x00001F00
 
247
#define AR_PHY_RADAR_1_RELSTEP_THRESH_S 8
 
248
#define AR_PHY_RADAR_1_MAXLEN           0x000000FF
 
249
#define AR_PHY_RADAR_1_MAXLEN_S         0
 
250
 
 
251
#define AR_PHY_SWITCH_CHAIN_0     0x9960
 
252
#define AR_PHY_SWITCH_COM         0x9964
 
253
 
 
254
#define AR_PHY_SIGMA_DELTA            0x996C
 
255
#define AR_PHY_SIGMA_DELTA_ADC_SEL    0x00000003
 
256
#define AR_PHY_SIGMA_DELTA_ADC_SEL_S  0
 
257
#define AR_PHY_SIGMA_DELTA_FILT2      0x000000F8
 
258
#define AR_PHY_SIGMA_DELTA_FILT2_S    3
 
259
#define AR_PHY_SIGMA_DELTA_FILT1      0x00001F00
 
260
#define AR_PHY_SIGMA_DELTA_FILT1_S    8
 
261
#define AR_PHY_SIGMA_DELTA_ADC_CLIP   0x01FFE000
 
262
#define AR_PHY_SIGMA_DELTA_ADC_CLIP_S 13
 
263
 
 
264
#define AR_PHY_RESTART          0x9970
 
265
#define AR_PHY_RESTART_DIV_GC   0x001C0000
 
266
#define AR_PHY_RESTART_DIV_GC_S 18
 
267
 
 
268
#define AR_PHY_RFBUS_REQ        0x997C
 
269
#define AR_PHY_RFBUS_REQ_EN     0x00000001
 
270
 
 
271
#define AR_PHY_TIMING7                  0x9980
 
272
#define AR_PHY_TIMING8                  0x9984
 
273
#define AR_PHY_TIMING8_PILOT_MASK_2     0x000FFFFF
 
274
#define AR_PHY_TIMING8_PILOT_MASK_2_S   0
 
275
 
 
276
#define AR_PHY_BIN_MASK2_1      0x9988
 
277
#define AR_PHY_BIN_MASK2_2      0x998c
 
278
#define AR_PHY_BIN_MASK2_3      0x9990
 
279
#define AR_PHY_BIN_MASK2_4      0x9994
 
280
 
 
281
#define AR_PHY_BIN_MASK_1       0x9900
 
282
#define AR_PHY_BIN_MASK_2       0x9904
 
283
#define AR_PHY_BIN_MASK_3       0x9908
 
284
 
 
285
#define AR_PHY_MASK_CTL         0x990c
 
286
 
 
287
#define AR_PHY_BIN_MASK2_4_MASK_4       0x00003FFF
 
288
#define AR_PHY_BIN_MASK2_4_MASK_4_S     0
 
289
 
 
290
#define AR_PHY_TIMING9                  0x9998
 
291
#define AR_PHY_TIMING10                 0x999c
 
292
#define AR_PHY_TIMING10_PILOT_MASK_2    0x000FFFFF
 
293
#define AR_PHY_TIMING10_PILOT_MASK_2_S  0
 
294
 
 
295
#define AR_PHY_TIMING11                         0x99a0
 
296
#define AR_PHY_TIMING11_SPUR_DELTA_PHASE        0x000FFFFF
 
297
#define AR_PHY_TIMING11_SPUR_DELTA_PHASE_S      0
 
298
#define AR_PHY_TIMING11_USE_SPUR_IN_AGC         0x40000000
 
299
#define AR_PHY_TIMING11_USE_SPUR_IN_SELFCOR     0x80000000
 
300
 
 
301
#define AR_PHY_RX_CHAINMASK     0x99a4
 
302
#define AR_PHY_NEW_ADC_DC_GAIN_CORR(_i) (0x99b4 + ((_i) << 12))
 
303
#define AR_PHY_NEW_ADC_GAIN_CORR_ENABLE 0x40000000
 
304
#define AR_PHY_NEW_ADC_DC_OFFSET_CORR_ENABLE 0x80000000
 
305
 
 
306
#define AR_PHY_MULTICHAIN_GAIN_CTL          0x99ac
 
307
#define AR_PHY_9285_FAST_DIV_BIAS           0x00007E00
 
308
#define AR_PHY_9285_FAST_DIV_BIAS_S         9
 
309
#define AR_PHY_9285_ANT_DIV_CTL_ALL         0x7f000000
 
310
#define AR_PHY_9285_ANT_DIV_CTL             0x01000000
 
311
#define AR_PHY_9285_ANT_DIV_CTL_S           24
 
312
#define AR_PHY_9285_ANT_DIV_ALT_LNACONF     0x06000000
 
313
#define AR_PHY_9285_ANT_DIV_ALT_LNACONF_S   25
 
314
#define AR_PHY_9285_ANT_DIV_MAIN_LNACONF    0x18000000
 
315
#define AR_PHY_9285_ANT_DIV_MAIN_LNACONF_S  27
 
316
#define AR_PHY_9285_ANT_DIV_ALT_GAINTB      0x20000000
 
317
#define AR_PHY_9285_ANT_DIV_ALT_GAINTB_S    29
 
318
#define AR_PHY_9285_ANT_DIV_MAIN_GAINTB     0x40000000
 
319
#define AR_PHY_9285_ANT_DIV_MAIN_GAINTB_S   30
 
320
#define AR_PHY_9285_ANT_DIV_LNA1            2
 
321
#define AR_PHY_9285_ANT_DIV_LNA2            1
 
322
#define AR_PHY_9285_ANT_DIV_LNA1_PLUS_LNA2  3
 
323
#define AR_PHY_9285_ANT_DIV_LNA1_MINUS_LNA2 0
 
324
#define AR_PHY_9285_ANT_DIV_GAINTB_0        0
 
325
#define AR_PHY_9285_ANT_DIV_GAINTB_1        1
 
326
 
 
327
#define AR_PHY_EXT_CCA0             0x99b8
 
328
#define AR_PHY_EXT_CCA0_THRESH62    0x000000FF
 
329
#define AR_PHY_EXT_CCA0_THRESH62_S  0
 
330
 
 
331
#define AR_PHY_EXT_CCA                  0x99bc
 
332
#define AR_PHY_EXT_CCA_CYCPWR_THR1      0x0000FE00
 
333
#define AR_PHY_EXT_CCA_CYCPWR_THR1_S    9
 
334
#define AR_PHY_EXT_CCA_THRESH62         0x007F0000
 
335
#define AR_PHY_EXT_CCA_THRESH62_S       16
 
336
#define AR_PHY_EXT_TIMING5_CYCPWR_THR1   0x0000FE00L
 
337
#define AR_PHY_EXT_TIMING5_CYCPWR_THR1_S 9
 
338
 
 
339
#define AR_PHY_EXT_MINCCA_PWR           0xFF800000
 
340
#define AR_PHY_EXT_MINCCA_PWR_S         23
 
341
#define AR9280_PHY_EXT_MINCCA_PWR       0x01FF0000
 
342
#define AR9280_PHY_EXT_MINCCA_PWR_S     16
 
343
 
 
344
#define AR_PHY_SFCORR_EXT                 0x99c0
 
345
#define AR_PHY_SFCORR_EXT_M1_THRESH       0x0000007F
 
346
#define AR_PHY_SFCORR_EXT_M1_THRESH_S     0
 
347
#define AR_PHY_SFCORR_EXT_M2_THRESH       0x00003F80
 
348
#define AR_PHY_SFCORR_EXT_M2_THRESH_S     7
 
349
#define AR_PHY_SFCORR_EXT_M1_THRESH_LOW   0x001FC000
 
350
#define AR_PHY_SFCORR_EXT_M1_THRESH_LOW_S 14
 
351
#define AR_PHY_SFCORR_EXT_M2_THRESH_LOW   0x0FE00000
 
352
#define AR_PHY_SFCORR_EXT_M2_THRESH_LOW_S 21
 
353
#define AR_PHY_SFCORR_SPUR_SUBCHNL_SD_S   28
 
354
 
 
355
#define AR_PHY_HALFGI           0x99D0
 
356
#define AR_PHY_HALFGI_DSC_MAN   0x0007FFF0
 
357
#define AR_PHY_HALFGI_DSC_MAN_S 4
 
358
#define AR_PHY_HALFGI_DSC_EXP   0x0000000F
 
359
#define AR_PHY_HALFGI_DSC_EXP_S 0
 
360
 
 
361
#define AR_PHY_CHAN_INFO_MEMORY               0x99DC
 
362
#define AR_PHY_CHAN_INFO_MEMORY_CAPTURE_MASK  0x0001
 
363
 
 
364
#define AR_PHY_HEAVY_CLIP_ENABLE         0x99E0
 
365
 
 
366
#define AR_PHY_HEAVY_CLIP_FACTOR_RIFS    0x99EC
 
367
#define AR_PHY_RIFS_INIT_DELAY         0x03ff0000
 
368
 
 
369
#define AR_PHY_M_SLEEP      0x99f0
 
370
#define AR_PHY_REFCLKDLY    0x99f4
 
371
#define AR_PHY_REFCLKPD     0x99f8
 
372
 
 
373
#define AR_PHY_CALMODE      0x99f0
 
374
 
 
375
#define AR_PHY_CALMODE_IQ           0x00000000
 
376
#define AR_PHY_CALMODE_ADC_GAIN     0x00000001
 
377
#define AR_PHY_CALMODE_ADC_DC_PER   0x00000002
 
378
#define AR_PHY_CALMODE_ADC_DC_INIT  0x00000003
 
379
 
 
380
#define AR_PHY_CAL_MEAS_0(_i)     (0x9c10 + ((_i) << 12))
 
381
#define AR_PHY_CAL_MEAS_1(_i)     (0x9c14 + ((_i) << 12))
 
382
#define AR_PHY_CAL_MEAS_2(_i)     (0x9c18 + ((_i) << 12))
 
383
#define AR_PHY_CAL_MEAS_3(_i)     (0x9c1c + ((_i) << 12))
 
384
 
 
385
#define AR_PHY_CURRENT_RSSI 0x9c1c
 
386
#define AR9280_PHY_CURRENT_RSSI 0x9c3c
 
387
 
 
388
#define AR_PHY_RFBUS_GRANT       0x9C20
 
389
#define AR_PHY_RFBUS_GRANT_EN    0x00000001
 
390
 
 
391
#define AR_PHY_CHAN_INFO_GAIN_DIFF             0x9CF4
 
392
#define AR_PHY_CHAN_INFO_GAIN_DIFF_UPPER_LIMIT 320
 
393
 
 
394
#define AR_PHY_CHAN_INFO_GAIN          0x9CFC
 
395
 
 
396
#define AR_PHY_MODE         0xA200
 
397
#define AR_PHY_MODE_ASYNCFIFO 0x80
 
398
#define AR_PHY_MODE_AR2133  0x08
 
399
#define AR_PHY_MODE_AR5111  0x00
 
400
#define AR_PHY_MODE_AR5112  0x08
 
401
#define AR_PHY_MODE_DYNAMIC 0x04
 
402
#define AR_PHY_MODE_RF2GHZ  0x02
 
403
#define AR_PHY_MODE_RF5GHZ  0x00
 
404
#define AR_PHY_MODE_CCK     0x01
 
405
#define AR_PHY_MODE_OFDM    0x00
 
406
#define AR_PHY_MODE_DYN_CCK_DISABLE 0x100
 
407
 
 
408
#define AR_PHY_CCK_TX_CTRL       0xA204
 
409
#define AR_PHY_CCK_TX_CTRL_JAPAN 0x00000010
 
410
#define AR_PHY_CCK_TX_CTRL_TX_DAC_SCALE_CCK         0x0000000C
 
411
#define AR_PHY_CCK_TX_CTRL_TX_DAC_SCALE_CCK_S       2
 
412
 
 
413
#define AR_PHY_CCK_DETECT                           0xA208
 
414
#define AR_PHY_CCK_DETECT_WEAK_SIG_THR_CCK          0x0000003F
 
415
#define AR_PHY_CCK_DETECT_WEAK_SIG_THR_CCK_S        0
 
416
/* [12:6] settling time for antenna switch */
 
417
#define AR_PHY_CCK_DETECT_ANT_SWITCH_TIME           0x00001FC0
 
418
#define AR_PHY_CCK_DETECT_ANT_SWITCH_TIME_S         6
 
419
#define AR_PHY_CCK_DETECT_BB_ENABLE_ANT_FAST_DIV    0x2000
 
420
#define AR_PHY_CCK_DETECT_BB_ENABLE_ANT_FAST_DIV_S  13
 
421
 
 
422
#define AR_PHY_GAIN_2GHZ                0xA20C
 
423
#define AR_PHY_GAIN_2GHZ_RXTX_MARGIN    0x00FC0000
 
424
#define AR_PHY_GAIN_2GHZ_RXTX_MARGIN_S  18
 
425
#define AR_PHY_GAIN_2GHZ_BSW_MARGIN     0x00003C00
 
426
#define AR_PHY_GAIN_2GHZ_BSW_MARGIN_S   10
 
427
#define AR_PHY_GAIN_2GHZ_BSW_ATTEN      0x0000001F
 
428
#define AR_PHY_GAIN_2GHZ_BSW_ATTEN_S    0
 
429
 
 
430
#define AR_PHY_GAIN_2GHZ_XATTEN2_MARGIN     0x003E0000
 
431
#define AR_PHY_GAIN_2GHZ_XATTEN2_MARGIN_S   17
 
432
#define AR_PHY_GAIN_2GHZ_XATTEN1_MARGIN     0x0001F000
 
433
#define AR_PHY_GAIN_2GHZ_XATTEN1_MARGIN_S   12
 
434
#define AR_PHY_GAIN_2GHZ_XATTEN2_DB         0x00000FC0
 
435
#define AR_PHY_GAIN_2GHZ_XATTEN2_DB_S       6
 
436
#define AR_PHY_GAIN_2GHZ_XATTEN1_DB         0x0000003F
 
437
#define AR_PHY_GAIN_2GHZ_XATTEN1_DB_S       0
 
438
 
 
439
#define AR_PHY_CCK_RXCTRL4  0xA21C
 
440
#define AR_PHY_CCK_RXCTRL4_FREQ_EST_SHORT   0x01F80000
 
441
#define AR_PHY_CCK_RXCTRL4_FREQ_EST_SHORT_S 19
 
442
 
 
443
#define AR_PHY_DAG_CTRLCCK  0xA228
 
444
#define AR_PHY_DAG_CTRLCCK_EN_RSSI_THR  0x00000200
 
445
#define AR_PHY_DAG_CTRLCCK_RSSI_THR     0x0001FC00
 
446
#define AR_PHY_DAG_CTRLCCK_RSSI_THR_S   10
 
447
 
 
448
#define AR_PHY_FORCE_CLKEN_CCK              0xA22C
 
449
#define AR_PHY_FORCE_CLKEN_CCK_MRC_MUX      0x00000040
 
450
 
 
451
#define AR_PHY_POWER_TX_RATE3   0xA234
 
452
#define AR_PHY_POWER_TX_RATE4   0xA238
 
453
 
 
454
#define AR_PHY_SCRM_SEQ_XR       0xA23C
 
455
#define AR_PHY_HEADER_DETECT_XR  0xA240
 
456
#define AR_PHY_CHIRP_DETECTED_XR 0xA244
 
457
#define AR_PHY_BLUETOOTH         0xA254
 
458
 
 
459
#define AR_PHY_TPCRG1   0xA258
 
460
#define AR_PHY_TPCRG1_NUM_PD_GAIN   0x0000c000
 
461
#define AR_PHY_TPCRG1_NUM_PD_GAIN_S 14
 
462
 
 
463
#define AR_PHY_TPCRG1_PD_GAIN_1    0x00030000
 
464
#define AR_PHY_TPCRG1_PD_GAIN_1_S  16
 
465
#define AR_PHY_TPCRG1_PD_GAIN_2    0x000C0000
 
466
#define AR_PHY_TPCRG1_PD_GAIN_2_S  18
 
467
#define AR_PHY_TPCRG1_PD_GAIN_3    0x00300000
 
468
#define AR_PHY_TPCRG1_PD_GAIN_3_S  20
 
469
 
 
470
#define AR_PHY_TPCRG1_PD_CAL_ENABLE   0x00400000
 
471
#define AR_PHY_TPCRG1_PD_CAL_ENABLE_S 22
 
472
 
 
473
#define AR_PHY_TX_PWRCTRL4       0xa264
 
474
#define AR_PHY_TX_PWRCTRL_PD_AVG_VALID     0x00000001
 
475
#define AR_PHY_TX_PWRCTRL_PD_AVG_VALID_S   0
 
476
#define AR_PHY_TX_PWRCTRL_PD_AVG_OUT       0x000001FE
 
477
#define AR_PHY_TX_PWRCTRL_PD_AVG_OUT_S     1
 
478
 
 
479
#define AR_PHY_TX_PWRCTRL6_0     0xa270
 
480
#define AR_PHY_TX_PWRCTRL6_1     0xb270
 
481
#define AR_PHY_TX_PWRCTRL_ERR_EST_MODE     0x03000000
 
482
#define AR_PHY_TX_PWRCTRL_ERR_EST_MODE_S   24
 
483
 
 
484
#define AR_PHY_TX_PWRCTRL7       0xa274
 
485
#define AR_PHY_TX_PWRCTRL_INIT_TX_GAIN     0x01F80000
 
486
#define AR_PHY_TX_PWRCTRL_INIT_TX_GAIN_S   19
 
487
 
 
488
#define AR_PHY_TX_PWRCTRL8       0xa278
 
489
 
 
490
#define AR_PHY_TX_PWRCTRL9       0xa27C
 
491
 
 
492
#define AR_PHY_TX_PWRCTRL10       0xa394
 
493
#define AR_PHY_TX_DESIRED_SCALE_CCK        0x00007C00
 
494
#define AR_PHY_TX_DESIRED_SCALE_CCK_S      10
 
495
#define AR_PHY_TX_PWRCTRL9_RES_DC_REMOVAL  0x80000000
 
496
#define AR_PHY_TX_PWRCTRL9_RES_DC_REMOVAL_S 31
 
497
 
 
498
#define AR_PHY_TX_GAIN_TBL1      0xa300
 
499
#define AR_PHY_TX_GAIN                     0x0007F000
 
500
#define AR_PHY_TX_GAIN_S                   12
 
501
 
 
502
#define AR_PHY_CH0_TX_PWRCTRL11  0xa398
 
503
#define AR_PHY_CH1_TX_PWRCTRL11  0xb398
 
504
#define AR_PHY_CH0_TX_PWRCTRL12  0xa3dc
 
505
#define AR_PHY_CH0_TX_PWRCTRL13  0xa3e0
 
506
#define AR_PHY_TX_PWRCTRL_OLPC_TEMP_COMP   0x0000FC00
 
507
#define AR_PHY_TX_PWRCTRL_OLPC_TEMP_COMP_S 10
 
508
 
 
509
#define AR_PHY_VIT_MASK2_M_46_61 0xa3a0
 
510
#define AR_PHY_MASK2_M_31_45     0xa3a4
 
511
#define AR_PHY_MASK2_M_16_30     0xa3a8
 
512
#define AR_PHY_MASK2_M_00_15     0xa3ac
 
513
#define AR_PHY_MASK2_P_15_01     0xa3b8
 
514
#define AR_PHY_MASK2_P_30_16     0xa3bc
 
515
#define AR_PHY_MASK2_P_45_31     0xa3c0
 
516
#define AR_PHY_MASK2_P_61_45     0xa3c4
 
517
#define AR_PHY_SPUR_REG          0x994c
 
518
 
 
519
#define AR_PHY_SPUR_REG_MASK_RATE_CNTL       (0xFF << 18)
 
520
#define AR_PHY_SPUR_REG_MASK_RATE_CNTL_S     18
 
521
 
 
522
#define AR_PHY_SPUR_REG_ENABLE_MASK_PPM      0x20000
 
523
#define AR_PHY_SPUR_REG_MASK_RATE_SELECT     (0xFF << 9)
 
524
#define AR_PHY_SPUR_REG_MASK_RATE_SELECT_S   9
 
525
#define AR_PHY_SPUR_REG_ENABLE_VIT_SPUR_RSSI 0x100
 
526
#define AR_PHY_SPUR_REG_SPUR_RSSI_THRESH     0x7F
 
527
#define AR_PHY_SPUR_REG_SPUR_RSSI_THRESH_S   0
 
528
 
 
529
#define AR_PHY_PILOT_MASK_01_30   0xa3b0
 
530
#define AR_PHY_PILOT_MASK_31_60   0xa3b4
 
531
 
 
532
#define AR_PHY_CHANNEL_MASK_01_30 0x99d4
 
533
#define AR_PHY_CHANNEL_MASK_31_60 0x99d8
 
534
 
 
535
#define AR_PHY_ANALOG_SWAP      0xa268
 
536
#define AR_PHY_SWAP_ALT_CHAIN   0x00000040
 
537
 
 
538
#define AR_PHY_TPCRG5   0xA26C
 
539
#define AR_PHY_TPCRG5_PD_GAIN_OVERLAP       0x0000000F
 
540
#define AR_PHY_TPCRG5_PD_GAIN_OVERLAP_S     0
 
541
#define AR_PHY_TPCRG5_PD_GAIN_BOUNDARY_1    0x000003F0
 
542
#define AR_PHY_TPCRG5_PD_GAIN_BOUNDARY_1_S  4
 
543
#define AR_PHY_TPCRG5_PD_GAIN_BOUNDARY_2    0x0000FC00
 
544
#define AR_PHY_TPCRG5_PD_GAIN_BOUNDARY_2_S  10
 
545
#define AR_PHY_TPCRG5_PD_GAIN_BOUNDARY_3    0x003F0000
 
546
#define AR_PHY_TPCRG5_PD_GAIN_BOUNDARY_3_S  16
 
547
#define AR_PHY_TPCRG5_PD_GAIN_BOUNDARY_4    0x0FC00000
 
548
#define AR_PHY_TPCRG5_PD_GAIN_BOUNDARY_4_S  22
 
549
 
 
550
/* Carrier leak calibration control, do it after AGC calibration */
 
551
#define AR_PHY_CL_CAL_CTL       0xA358
 
552
#define AR_PHY_CL_CAL_ENABLE    0x00000002
 
553
#define AR_PHY_PARALLEL_CAL_ENABLE    0x00000001
 
554
 
 
555
#define AR_PHY_POWER_TX_RATE5   0xA38C
 
556
#define AR_PHY_POWER_TX_RATE6   0xA390
 
557
 
 
558
#define AR_PHY_CAL_CHAINMASK    0xA39C
 
559
 
 
560
#define AR_PHY_POWER_TX_SUB     0xA3C8
 
561
#define AR_PHY_POWER_TX_RATE7   0xA3CC
 
562
#define AR_PHY_POWER_TX_RATE8   0xA3D0
 
563
#define AR_PHY_POWER_TX_RATE9   0xA3D4
 
564
 
 
565
#define AR_PHY_XPA_CFG          0xA3D8
 
566
#define AR_PHY_FORCE_XPA_CFG    0x000000001
 
567
#define AR_PHY_FORCE_XPA_CFG_S  0
 
568
 
 
569
#define AR_PHY_CH1_CCA          0xa864
 
570
#define AR_PHY_CH1_MINCCA_PWR   0x0FF80000
 
571
#define AR_PHY_CH1_MINCCA_PWR_S 19
 
572
#define AR9280_PHY_CH1_MINCCA_PWR   0x1FF00000
 
573
#define AR9280_PHY_CH1_MINCCA_PWR_S 20
 
574
 
 
575
#define AR_PHY_CH2_CCA          0xb864
 
576
#define AR_PHY_CH2_MINCCA_PWR   0x0FF80000
 
577
#define AR_PHY_CH2_MINCCA_PWR_S 19
 
578
 
 
579
#define AR_PHY_CH1_EXT_CCA          0xa9bc
 
580
#define AR_PHY_CH1_EXT_MINCCA_PWR   0xFF800000
 
581
#define AR_PHY_CH1_EXT_MINCCA_PWR_S 23
 
582
#define AR9280_PHY_CH1_EXT_MINCCA_PWR   0x01FF0000
 
583
#define AR9280_PHY_CH1_EXT_MINCCA_PWR_S 16
 
584
 
 
585
#define AR_PHY_CH2_EXT_CCA          0xb9bc
 
586
#define AR_PHY_CH2_EXT_MINCCA_PWR   0xFF800000
 
587
#define AR_PHY_CH2_EXT_MINCCA_PWR_S 23
 
588
 
 
589
#define AR_PHY_CCA_NOM_VAL_5416_2GHZ            -90
 
590
#define AR_PHY_CCA_NOM_VAL_5416_5GHZ            -100
 
591
#define AR_PHY_CCA_MIN_GOOD_VAL_5416_2GHZ     -100
 
592
#define AR_PHY_CCA_MIN_GOOD_VAL_5416_5GHZ     -110
 
593
#define AR_PHY_CCA_MAX_GOOD_VAL_5416_2GHZ     -80
 
594
#define AR_PHY_CCA_MAX_GOOD_VAL_5416_5GHZ     -90
 
595
 
 
596
#define AR_PHY_CCA_NOM_VAL_9280_2GHZ         -112
 
597
#define AR_PHY_CCA_NOM_VAL_9280_5GHZ         -112
 
598
#define AR_PHY_CCA_MIN_GOOD_VAL_9280_2GHZ  -127
 
599
#define AR_PHY_CCA_MIN_GOOD_VAL_9280_5GHZ  -122
 
600
#define AR_PHY_CCA_MAX_GOOD_VAL_9280_2GHZ  -97
 
601
#define AR_PHY_CCA_MAX_GOOD_VAL_9280_5GHZ  -102
 
602
 
 
603
#define AR_PHY_CCA_NOM_VAL_9285_2GHZ           -118
 
604
#define AR_PHY_CCA_MIN_GOOD_VAL_9285_2GHZ    -127
 
605
#define AR_PHY_CCA_MAX_GOOD_VAL_9285_2GHZ    -108
 
606
 
 
607
#define AR_PHY_CCA_NOM_VAL_9271_2GHZ             -118
 
608
#define AR_PHY_CCA_MIN_GOOD_VAL_9271_2GHZ      -127
 
609
#define AR_PHY_CCA_MAX_GOOD_VAL_9271_2GHZ      -116
 
610
 
 
611
#define AR_PHY_CCA_NOM_VAL_9287_2GHZ           -120
 
612
#define AR_PHY_CCA_MIN_GOOD_VAL_9287_2GHZ    -127
 
613
#define AR_PHY_CCA_MAX_GOOD_VAL_9287_2GHZ    -110
 
614
 
 
615
#endif