← Back to branch summary

~pmdj/ubuntu/trusty/qemu/2.9+applesmc+fadtv3

« back to all changes in this revision

Viewing changes to target/s390x/cpu.h

  • Committer: Phil Dennis-Jordan
  • Date: 2017-07-21 08:03:43 UTC
  • mfrom: (1.1.1)
  • Revision ID: phil@philjordan.eu-20170721080343-2yr2vdj7713czahv
New upstream release 2.9.0.

Show diffs side-by-side

added added

removed removed

Lines of Context:
target/s390x/cpu.h
 
1
/*
 
2
 * S/390 virtual CPU header
 
3
 *
 
4
 *  Copyright (c) 2009 Ulrich Hecht
 
5
 *
 
6
 * This library is free software; you can redistribute it and/or
 
7
 * modify it under the terms of the GNU Lesser General Public
 
8
 * License as published by the Free Software Foundation; either
 
9
 * version 2 of the License, or (at your option) any later version.
 
10
 *
 
11
 * This library is distributed in the hope that it will be useful,
 
12
 * but WITHOUT ANY WARRANTY; without even the implied warranty of
 
13
 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
 
14
 * Lesser General Public License for more details.
 
15
 *
 
16
 * Contributions after 2012-10-29 are licensed under the terms of the
 
17
 * GNU GPL, version 2 or (at your option) any later version.
 
18
 *
 
19
 * You should have received a copy of the GNU (Lesser) General Public
 
20
 * License along with this library; if not, see <http://www.gnu.org/licenses/>.
 
21
 */
 
22
 
 
23
#ifndef S390X_CPU_H
 
24
#define S390X_CPU_H
 
25
 
 
26
#include "qemu-common.h"
 
27
#include "cpu-qom.h"
 
28
 
 
29
#define TARGET_LONG_BITS 64
 
30
 
 
31
#define ELF_MACHINE_UNAME "S390X"
 
32
 
 
33
#define CPUArchState struct CPUS390XState
 
34
 
 
35
#include "exec/cpu-defs.h"
 
36
#define TARGET_PAGE_BITS 12
 
37
 
 
38
#define TARGET_PHYS_ADDR_SPACE_BITS 64
 
39
#define TARGET_VIRT_ADDR_SPACE_BITS 64
 
40
 
 
41
#include "exec/cpu-all.h"
 
42
 
 
43
#include "fpu/softfloat.h"
 
44
 
 
45
#define NB_MMU_MODES 3
 
46
#define TARGET_INSN_START_EXTRA_WORDS 1
 
47
 
 
48
#define MMU_MODE0_SUFFIX _primary
 
49
#define MMU_MODE1_SUFFIX _secondary
 
50
#define MMU_MODE2_SUFFIX _home
 
51
 
 
52
#define MMU_USER_IDX 0
 
53
 
 
54
#define MAX_EXT_QUEUE 16
 
55
#define MAX_IO_QUEUE 16
 
56
#define MAX_MCHK_QUEUE 16
 
57
 
 
58
#define PSW_MCHK_MASK 0x0004000000000000
 
59
#define PSW_IO_MASK 0x0200000000000000
 
60
 
 
61
typedef struct PSW {
 
62
    uint64_t mask;
 
63
    uint64_t addr;
 
64
} PSW;
 
65
 
 
66
typedef struct ExtQueue {
 
67
    uint32_t code;
 
68
    uint32_t param;
 
69
    uint32_t param64;
 
70
} ExtQueue;
 
71
 
 
72
typedef struct IOIntQueue {
 
73
    uint16_t id;
 
74
    uint16_t nr;
 
75
    uint32_t parm;
 
76
    uint32_t word;
 
77
} IOIntQueue;
 
78
 
 
79
typedef struct MchkQueue {
 
80
    uint16_t type;
 
81
} MchkQueue;
 
82
 
 
83
typedef struct CPUS390XState {
 
84
    uint64_t regs[16];     /* GP registers */
 
85
    /*
 
86
     * The floating point registers are part of the vector registers.
 
87
     * vregs[0][0] -> vregs[15][0] are 16 floating point registers
 
88
     */
 
89
    CPU_DoubleU vregs[32][2];  /* vector registers */
 
90
    uint32_t aregs[16];    /* access registers */
 
91
 
 
92
    uint32_t fpc;          /* floating-point control register */
 
93
    uint32_t cc_op;
 
94
 
 
95
    float_status fpu_status; /* passed to softfloat lib */
 
96
 
 
97
    /* The low part of a 128-bit return, or remainder of a divide.  */
 
98
    uint64_t retxl;
 
99
 
 
100
    PSW psw;
 
101
 
 
102
    uint64_t cc_src;
 
103
    uint64_t cc_dst;
 
104
    uint64_t cc_vr;
 
105
 
 
106
    uint64_t __excp_addr;
 
107
    uint64_t psa;
 
108
 
 
109
    uint32_t int_pgm_code;
 
110
    uint32_t int_pgm_ilen;
 
111
 
 
112
    uint32_t int_svc_code;
 
113
    uint32_t int_svc_ilen;
 
114
 
 
115
    uint64_t per_address;
 
116
    uint16_t per_perc_atmid;
 
117
 
 
118
    uint64_t cregs[16]; /* control registers */
 
119
 
 
120
    ExtQueue ext_queue[MAX_EXT_QUEUE];
 
121
    IOIntQueue io_queue[MAX_IO_QUEUE][8];
 
122
    MchkQueue mchk_queue[MAX_MCHK_QUEUE];
 
123
 
 
124
    int pending_int;
 
125
    int ext_index;
 
126
    int io_index[8];
 
127
    int mchk_index;
 
128
 
 
129
    uint64_t ckc;
 
130
    uint64_t cputm;
 
131
    uint32_t todpr;
 
132
 
 
133
    uint64_t pfault_token;
 
134
    uint64_t pfault_compare;
 
135
    uint64_t pfault_select;
 
136
 
 
137
    uint64_t gbea;
 
138
    uint64_t pp;
 
139
 
 
140
    uint8_t riccb[64];
 
141
 
 
142
    /* Fields up to this point are cleared by a CPU reset */
 
143
    struct {} end_reset_fields;
 
144
 
 
145
    CPU_COMMON
 
146
 
 
147
    uint32_t cpu_num;
 
148
    uint32_t machine_type;
 
149
 
 
150
    uint64_t tod_offset;
 
151
    uint64_t tod_basetime;
 
152
    QEMUTimer *tod_timer;
 
153
 
 
154
    QEMUTimer *cpu_timer;
 
155
 
 
156
    /*
 
157
     * The cpu state represents the logical state of a cpu. In contrast to other
 
158
     * architectures, there is a difference between a halt and a stop on s390.
 
159
     * If all cpus are either stopped (including check stop) or in the disabled
 
160
     * wait state, the vm can be shut down.
 
161
     */
 
162
#define CPU_STATE_UNINITIALIZED        0x00
 
163
#define CPU_STATE_STOPPED              0x01
 
164
#define CPU_STATE_CHECK_STOP           0x02
 
165
#define CPU_STATE_OPERATING            0x03
 
166
#define CPU_STATE_LOAD                 0x04
 
167
    uint8_t cpu_state;
 
168
 
 
169
    /* currently processed sigp order */
 
170
    uint8_t sigp_order;
 
171
 
 
172
} CPUS390XState;
 
173
 
 
174
static inline CPU_DoubleU *get_freg(CPUS390XState *cs, int nr)
 
175
{
 
176
    return &cs->vregs[nr][0];
 
177
}
 
178
 
 
179
/**
 
180
 * S390CPU:
 
181
 * @env: #CPUS390XState.
 
182
 *
 
183
 * An S/390 CPU.
 
184
 */
 
185
struct S390CPU {
 
186
    /*< private >*/
 
187
    CPUState parent_obj;
 
188
    /*< public >*/
 
189
 
 
190
    CPUS390XState env;
 
191
    int64_t id;
 
192
    S390CPUModel *model;
 
193
    /* needed for live migration */
 
194
    void *irqstate;
 
195
    uint32_t irqstate_saved_size;
 
196
};
 
197
 
 
198
static inline S390CPU *s390_env_get_cpu(CPUS390XState *env)
 
199
{
 
200
    return container_of(env, S390CPU, env);
 
201
}
 
202
 
 
203
#define ENV_GET_CPU(e) CPU(s390_env_get_cpu(e))
 
204
 
 
205
#define ENV_OFFSET offsetof(S390CPU, env)
 
206
 
 
207
#ifndef CONFIG_USER_ONLY
 
208
extern const struct VMStateDescription vmstate_s390_cpu;
 
209
#endif
 
210
 
 
211
void s390_cpu_do_interrupt(CPUState *cpu);
 
212
bool s390_cpu_exec_interrupt(CPUState *cpu, int int_req);
 
213
void s390_cpu_dump_state(CPUState *cpu, FILE *f, fprintf_function cpu_fprintf,
 
214
                         int flags);
 
215
int s390_cpu_write_elf64_note(WriteCoreDumpFunction f, CPUState *cs,
 
216
                              int cpuid, void *opaque);
 
217
 
 
218
hwaddr s390_cpu_get_phys_page_debug(CPUState *cpu, vaddr addr);
 
219
hwaddr s390_cpu_get_phys_addr_debug(CPUState *cpu, vaddr addr);
 
220
int s390_cpu_gdb_read_register(CPUState *cpu, uint8_t *buf, int reg);
 
221
int s390_cpu_gdb_write_register(CPUState *cpu, uint8_t *buf, int reg);
 
222
void s390_cpu_gdb_init(CPUState *cs);
 
223
void s390x_cpu_debug_excp_handler(CPUState *cs);
 
224
 
 
225
#include "sysemu/kvm.h"
 
226
 
 
227
/* distinguish between 24 bit and 31 bit addressing */
 
228
#define HIGH_ORDER_BIT 0x80000000
 
229
 
 
230
/* Interrupt Codes */
 
231
/* Program Interrupts */
 
232
#define PGM_OPERATION                   0x0001
 
233
#define PGM_PRIVILEGED                  0x0002
 
234
#define PGM_EXECUTE                     0x0003
 
235
#define PGM_PROTECTION                  0x0004
 
236
#define PGM_ADDRESSING                  0x0005
 
237
#define PGM_SPECIFICATION               0x0006
 
238
#define PGM_DATA                        0x0007
 
239
#define PGM_FIXPT_OVERFLOW              0x0008
 
240
#define PGM_FIXPT_DIVIDE                0x0009
 
241
#define PGM_DEC_OVERFLOW                0x000a
 
242
#define PGM_DEC_DIVIDE                  0x000b
 
243
#define PGM_HFP_EXP_OVERFLOW            0x000c
 
244
#define PGM_HFP_EXP_UNDERFLOW           0x000d
 
245
#define PGM_HFP_SIGNIFICANCE            0x000e
 
246
#define PGM_HFP_DIVIDE                  0x000f
 
247
#define PGM_SEGMENT_TRANS               0x0010
 
248
#define PGM_PAGE_TRANS                  0x0011
 
249
#define PGM_TRANS_SPEC                  0x0012
 
250
#define PGM_SPECIAL_OP                  0x0013
 
251
#define PGM_OPERAND                     0x0015
 
252
#define PGM_TRACE_TABLE                 0x0016
 
253
#define PGM_SPACE_SWITCH                0x001c
 
254
#define PGM_HFP_SQRT                    0x001d
 
255
#define PGM_PC_TRANS_SPEC               0x001f
 
256
#define PGM_AFX_TRANS                   0x0020
 
257
#define PGM_ASX_TRANS                   0x0021
 
258
#define PGM_LX_TRANS                    0x0022
 
259
#define PGM_EX_TRANS                    0x0023
 
260
#define PGM_PRIM_AUTH                   0x0024
 
261
#define PGM_SEC_AUTH                    0x0025
 
262
#define PGM_ALET_SPEC                   0x0028
 
263
#define PGM_ALEN_SPEC                   0x0029
 
264
#define PGM_ALE_SEQ                     0x002a
 
265
#define PGM_ASTE_VALID                  0x002b
 
266
#define PGM_ASTE_SEQ                    0x002c
 
267
#define PGM_EXT_AUTH                    0x002d
 
268
#define PGM_STACK_FULL                  0x0030
 
269
#define PGM_STACK_EMPTY                 0x0031
 
270
#define PGM_STACK_SPEC                  0x0032
 
271
#define PGM_STACK_TYPE                  0x0033
 
272
#define PGM_STACK_OP                    0x0034
 
273
#define PGM_ASCE_TYPE                   0x0038
 
274
#define PGM_REG_FIRST_TRANS             0x0039
 
275
#define PGM_REG_SEC_TRANS               0x003a
 
276
#define PGM_REG_THIRD_TRANS             0x003b
 
277
#define PGM_MONITOR                     0x0040
 
278
#define PGM_PER                         0x0080
 
279
#define PGM_CRYPTO                      0x0119
 
280
 
 
281
/* External Interrupts */
 
282
#define EXT_INTERRUPT_KEY               0x0040
 
283
#define EXT_CLOCK_COMP                  0x1004
 
284
#define EXT_CPU_TIMER                   0x1005
 
285
#define EXT_MALFUNCTION                 0x1200
 
286
#define EXT_EMERGENCY                   0x1201
 
287
#define EXT_EXTERNAL_CALL               0x1202
 
288
#define EXT_ETR                         0x1406
 
289
#define EXT_SERVICE                     0x2401
 
290
#define EXT_VIRTIO                      0x2603
 
291
 
 
292
/* PSW defines */
 
293
#undef PSW_MASK_PER
 
294
#undef PSW_MASK_DAT
 
295
#undef PSW_MASK_IO
 
296
#undef PSW_MASK_EXT
 
297
#undef PSW_MASK_KEY
 
298
#undef PSW_SHIFT_KEY
 
299
#undef PSW_MASK_MCHECK
 
300
#undef PSW_MASK_WAIT
 
301
#undef PSW_MASK_PSTATE
 
302
#undef PSW_MASK_ASC
 
303
#undef PSW_MASK_CC
 
304
#undef PSW_MASK_PM
 
305
#undef PSW_MASK_64
 
306
#undef PSW_MASK_32
 
307
#undef PSW_MASK_ESA_ADDR
 
308
 
 
309
#define PSW_MASK_PER            0x4000000000000000ULL
 
310
#define PSW_MASK_DAT            0x0400000000000000ULL
 
311
#define PSW_MASK_IO             0x0200000000000000ULL
 
312
#define PSW_MASK_EXT            0x0100000000000000ULL
 
313
#define PSW_MASK_KEY            0x00F0000000000000ULL
 
314
#define PSW_SHIFT_KEY           56
 
315
#define PSW_MASK_MCHECK         0x0004000000000000ULL
 
316
#define PSW_MASK_WAIT           0x0002000000000000ULL
 
317
#define PSW_MASK_PSTATE         0x0001000000000000ULL
 
318
#define PSW_MASK_ASC            0x0000C00000000000ULL
 
319
#define PSW_MASK_CC             0x0000300000000000ULL
 
320
#define PSW_MASK_PM             0x00000F0000000000ULL
 
321
#define PSW_MASK_64             0x0000000100000000ULL
 
322
#define PSW_MASK_32             0x0000000080000000ULL
 
323
#define PSW_MASK_ESA_ADDR       0x000000007fffffffULL
 
324
 
 
325
#undef PSW_ASC_PRIMARY
 
326
#undef PSW_ASC_ACCREG
 
327
#undef PSW_ASC_SECONDARY
 
328
#undef PSW_ASC_HOME
 
329
 
 
330
#define PSW_ASC_PRIMARY         0x0000000000000000ULL
 
331
#define PSW_ASC_ACCREG          0x0000400000000000ULL
 
332
#define PSW_ASC_SECONDARY       0x0000800000000000ULL
 
333
#define PSW_ASC_HOME            0x0000C00000000000ULL
 
334
 
 
335
/* tb flags */
 
336
 
 
337
#define FLAG_MASK_PER           (PSW_MASK_PER    >> 32)
 
338
#define FLAG_MASK_DAT           (PSW_MASK_DAT    >> 32)
 
339
#define FLAG_MASK_IO            (PSW_MASK_IO     >> 32)
 
340
#define FLAG_MASK_EXT           (PSW_MASK_EXT    >> 32)
 
341
#define FLAG_MASK_KEY           (PSW_MASK_KEY    >> 32)
 
342
#define FLAG_MASK_MCHECK        (PSW_MASK_MCHECK >> 32)
 
343
#define FLAG_MASK_WAIT          (PSW_MASK_WAIT   >> 32)
 
344
#define FLAG_MASK_PSTATE        (PSW_MASK_PSTATE >> 32)
 
345
#define FLAG_MASK_ASC           (PSW_MASK_ASC    >> 32)
 
346
#define FLAG_MASK_CC            (PSW_MASK_CC     >> 32)
 
347
#define FLAG_MASK_PM            (PSW_MASK_PM     >> 32)
 
348
#define FLAG_MASK_64            (PSW_MASK_64     >> 32)
 
349
#define FLAG_MASK_32            0x00001000
 
350
 
 
351
/* Control register 0 bits */
 
352
#define CR0_LOWPROT             0x0000000010000000ULL
 
353
#define CR0_EDAT                0x0000000000800000ULL
 
354
 
 
355
/* MMU */
 
356
#define MMU_PRIMARY_IDX         0
 
357
#define MMU_SECONDARY_IDX       1
 
358
#define MMU_HOME_IDX            2
 
359
 
 
360
static inline int cpu_mmu_index (CPUS390XState *env, bool ifetch)
 
361
{
 
362
    switch (env->psw.mask & PSW_MASK_ASC) {
 
363
    case PSW_ASC_PRIMARY:
 
364
        return MMU_PRIMARY_IDX;
 
365
    case PSW_ASC_SECONDARY:
 
366
        return MMU_SECONDARY_IDX;
 
367
    case PSW_ASC_HOME:
 
368
        return MMU_HOME_IDX;
 
369
    case PSW_ASC_ACCREG:
 
370
        /* Fallthrough: access register mode is not yet supported */
 
371
    default:
 
372
        abort();
 
373
    }
 
374
}
 
375
 
 
376
static inline uint64_t cpu_mmu_idx_to_asc(int mmu_idx)
 
377
{
 
378
    switch (mmu_idx) {
 
379
    case MMU_PRIMARY_IDX:
 
380
        return PSW_ASC_PRIMARY;
 
381
    case MMU_SECONDARY_IDX:
 
382
        return PSW_ASC_SECONDARY;
 
383
    case MMU_HOME_IDX:
 
384
        return PSW_ASC_HOME;
 
385
    default:
 
386
        abort();
 
387
    }
 
388
}
 
389
 
 
390
static inline void cpu_get_tb_cpu_state(CPUS390XState* env, target_ulong *pc,
 
391
                                        target_ulong *cs_base, uint32_t *flags)
 
392
{
 
393
    *pc = env->psw.addr;
 
394
    *cs_base = 0;
 
395
    *flags = ((env->psw.mask >> 32) & ~FLAG_MASK_CC) |
 
396
             ((env->psw.mask & PSW_MASK_32) ? FLAG_MASK_32 : 0);
 
397
}
 
398
 
 
399
#define MAX_ILEN 6
 
400
 
 
401
/* While the PoO talks about ILC (a number between 1-3) what is actually
 
402
   stored in LowCore is shifted left one bit (an even between 2-6).  As
 
403
   this is the actual length of the insn and therefore more useful, that
 
404
   is what we want to pass around and manipulate.  To make sure that we
 
405
   have applied this distinction universally, rename the "ILC" to "ILEN".  */
 
406
static inline int get_ilen(uint8_t opc)
 
407
{
 
408
    switch (opc >> 6) {
 
409
    case 0:
 
410
        return 2;
 
411
    case 1:
 
412
    case 2:
 
413
        return 4;
 
414
    default:
 
415
        return 6;
 
416
    }
 
417
}
 
418
 
 
419
/* PER bits from control register 9 */
 
420
#define PER_CR9_EVENT_BRANCH           0x80000000
 
421
#define PER_CR9_EVENT_IFETCH           0x40000000
 
422
#define PER_CR9_EVENT_STORE            0x20000000
 
423
#define PER_CR9_EVENT_STORE_REAL       0x08000000
 
424
#define PER_CR9_EVENT_NULLIFICATION    0x01000000
 
425
#define PER_CR9_CONTROL_BRANCH_ADDRESS 0x00800000
 
426
#define PER_CR9_CONTROL_ALTERATION     0x00200000
 
427
 
 
428
/* PER bits from the PER CODE/ATMID/AI in lowcore */
 
429
#define PER_CODE_EVENT_BRANCH          0x8000
 
430
#define PER_CODE_EVENT_IFETCH          0x4000
 
431
#define PER_CODE_EVENT_STORE           0x2000
 
432
#define PER_CODE_EVENT_STORE_REAL      0x0800
 
433
#define PER_CODE_EVENT_NULLIFICATION   0x0100
 
434
 
 
435
/* Compute the ATMID field that is stored in the per_perc_atmid lowcore
 
436
   entry when a PER exception is triggered.  */
 
437
static inline uint8_t get_per_atmid(CPUS390XState *env)
 
438
{
 
439
    return ((env->psw.mask & PSW_MASK_64) ?      (1 << 7) : 0) |
 
440
           (                                     (1 << 6)    ) |
 
441
           ((env->psw.mask & PSW_MASK_32) ?      (1 << 5) : 0) |
 
442
           ((env->psw.mask & PSW_MASK_DAT)?      (1 << 4) : 0) |
 
443
           ((env->psw.mask & PSW_ASC_SECONDARY)? (1 << 3) : 0) |
 
444
           ((env->psw.mask & PSW_ASC_ACCREG)?    (1 << 2) : 0);
 
445
}
 
446
 
 
447
/* Check if an address is within the PER starting address and the PER
 
448
   ending address.  The address range might loop.  */
 
449
static inline bool get_per_in_range(CPUS390XState *env, uint64_t addr)
 
450
{
 
451
    if (env->cregs[10] <= env->cregs[11]) {
 
452
        return env->cregs[10] <= addr && addr <= env->cregs[11];
 
453
    } else {
 
454
        return env->cregs[10] <= addr || addr <= env->cregs[11];
 
455
    }
 
456
}
 
457
 
 
458
#ifndef CONFIG_USER_ONLY
 
459
/* In several cases of runtime exceptions, we havn't recorded the true
 
460
   instruction length.  Use these codes when raising exceptions in order
 
461
   to re-compute the length by examining the insn in memory.  */
 
462
#define ILEN_LATER       0x20
 
463
#define ILEN_LATER_INC   0x21
 
464
void trigger_pgm_exception(CPUS390XState *env, uint32_t code, uint32_t ilen);
 
465
#endif
 
466
 
 
467
S390CPU *cpu_s390x_init(const char *cpu_model);
 
468
S390CPU *s390x_new_cpu(const char *cpu_model, int64_t id, Error **errp);
 
469
S390CPU *cpu_s390x_create(const char *cpu_model, Error **errp);
 
470
void s390x_translate_init(void);
 
471
 
 
472
/* you can call this signal handler from your SIGBUS and SIGSEGV
 
473
   signal handlers to inform the virtual CPU of exceptions. non zero
 
474
   is returned if the signal was handled by the virtual CPU.  */
 
475
int cpu_s390x_signal_handler(int host_signum, void *pinfo,
 
476
                           void *puc);
 
477
int s390_cpu_handle_mmu_fault(CPUState *cpu, vaddr address, int rw,
 
478
                              int mmu_idx);
 
479
 
 
480
 
 
481
#ifndef CONFIG_USER_ONLY
 
482
void do_restart_interrupt(CPUS390XState *env);
 
483
 
 
484
static inline hwaddr decode_basedisp_s(CPUS390XState *env, uint32_t ipb,
 
485
                                       uint8_t *ar)
 
486
{
 
487
    hwaddr addr = 0;
 
488
    uint8_t reg;
 
489
 
 
490
    reg = ipb >> 28;
 
491
    if (reg > 0) {
 
492
        addr = env->regs[reg];
 
493
    }
 
494
    addr += (ipb >> 16) & 0xfff;
 
495
    if (ar) {
 
496
        *ar = reg;
 
497
    }
 
498
 
 
499
    return addr;
 
500
}
 
501
 
 
502
/* Base/displacement are at the same locations. */
 
503
#define decode_basedisp_rs decode_basedisp_s
 
504
 
 
505
/* helper functions for run_on_cpu() */
 
506
static inline void s390_do_cpu_reset(CPUState *cs, run_on_cpu_data arg)
 
507
{
 
508
    S390CPUClass *scc = S390_CPU_GET_CLASS(cs);
 
509
 
 
510
    scc->cpu_reset(cs);
 
511
}
 
512
static inline void s390_do_cpu_full_reset(CPUState *cs, run_on_cpu_data arg)
 
513
{
 
514
    cpu_reset(cs);
 
515
}
 
516
 
 
517
void s390x_tod_timer(void *opaque);
 
518
void s390x_cpu_timer(void *opaque);
 
519
 
 
520
int s390_virtio_hypercall(CPUS390XState *env);
 
521
 
 
522
#ifdef CONFIG_KVM
 
523
void kvm_s390_service_interrupt(uint32_t parm);
 
524
void kvm_s390_vcpu_interrupt(S390CPU *cpu, struct kvm_s390_irq *irq);
 
525
void kvm_s390_floating_interrupt(struct kvm_s390_irq *irq);
 
526
int kvm_s390_inject_flic(struct kvm_s390_irq *irq);
 
527
void kvm_s390_access_exception(S390CPU *cpu, uint16_t code, uint64_t te_code);
 
528
int kvm_s390_mem_op(S390CPU *cpu, vaddr addr, uint8_t ar, void *hostbuf,
 
529
                    int len, bool is_write);
 
530
int kvm_s390_get_clock(uint8_t *tod_high, uint64_t *tod_clock);
 
531
int kvm_s390_set_clock(uint8_t *tod_high, uint64_t *tod_clock);
 
532
#else
 
533
static inline void kvm_s390_service_interrupt(uint32_t parm)
 
534
{
 
535
}
 
536
static inline int kvm_s390_get_clock(uint8_t *tod_high, uint64_t *tod_low)
 
537
{
 
538
    return -ENOSYS;
 
539
}
 
540
static inline int kvm_s390_set_clock(uint8_t *tod_high, uint64_t *tod_low)
 
541
{
 
542
    return -ENOSYS;
 
543
}
 
544
static inline int kvm_s390_mem_op(S390CPU *cpu, vaddr addr, uint8_t ar,
 
545
                                  void *hostbuf, int len, bool is_write)
 
546
{
 
547
    return -ENOSYS;
 
548
}
 
549
static inline void kvm_s390_access_exception(S390CPU *cpu, uint16_t code,
 
550
                                             uint64_t te_code)
 
551
{
 
552
}
 
553
#endif
 
554
 
 
555
static inline int s390_get_clock(uint8_t *tod_high, uint64_t *tod_low)
 
556
{
 
557
    if (kvm_enabled()) {
 
558
        return kvm_s390_get_clock(tod_high, tod_low);
 
559
    }
 
560
    /* Fixme TCG */
 
561
    *tod_high = 0;
 
562
    *tod_low = 0;
 
563
    return 0;
 
564
}
 
565
 
 
566
static inline int s390_set_clock(uint8_t *tod_high, uint64_t *tod_low)
 
567
{
 
568
    if (kvm_enabled()) {
 
569
        return kvm_s390_set_clock(tod_high, tod_low);
 
570
    }
 
571
    /* Fixme TCG */
 
572
    return 0;
 
573
}
 
574
 
 
575
S390CPU *s390_cpu_addr2state(uint16_t cpu_addr);
 
576
unsigned int s390_cpu_halt(S390CPU *cpu);
 
577
void s390_cpu_unhalt(S390CPU *cpu);
 
578
unsigned int s390_cpu_set_state(uint8_t cpu_state, S390CPU *cpu);
 
579
static inline uint8_t s390_cpu_get_state(S390CPU *cpu)
 
580
{
 
581
    return cpu->env.cpu_state;
 
582
}
 
583
 
 
584
void gtod_save(QEMUFile *f, void *opaque);
 
585
int gtod_load(QEMUFile *f, void *opaque, int version_id);
 
586
 
 
587
void cpu_inject_ext(S390CPU *cpu, uint32_t code, uint32_t param,
 
588
                    uint64_t param64);
 
589
 
 
590
/* ioinst.c */
 
591
void ioinst_handle_xsch(S390CPU *cpu, uint64_t reg1);
 
592
void ioinst_handle_csch(S390CPU *cpu, uint64_t reg1);
 
593
void ioinst_handle_hsch(S390CPU *cpu, uint64_t reg1);
 
594
void ioinst_handle_msch(S390CPU *cpu, uint64_t reg1, uint32_t ipb);
 
595
void ioinst_handle_ssch(S390CPU *cpu, uint64_t reg1, uint32_t ipb);
 
596
void ioinst_handle_stcrw(S390CPU *cpu, uint32_t ipb);
 
597
void ioinst_handle_stsch(S390CPU *cpu, uint64_t reg1, uint32_t ipb);
 
598
int ioinst_handle_tsch(S390CPU *cpu, uint64_t reg1, uint32_t ipb);
 
599
void ioinst_handle_chsc(S390CPU *cpu, uint32_t ipb);
 
600
int ioinst_handle_tpi(S390CPU *cpu, uint32_t ipb);
 
601
void ioinst_handle_schm(S390CPU *cpu, uint64_t reg1, uint64_t reg2,
 
602
                        uint32_t ipb);
 
603
void ioinst_handle_rsch(S390CPU *cpu, uint64_t reg1);
 
604
void ioinst_handle_rchp(S390CPU *cpu, uint64_t reg1);
 
605
void ioinst_handle_sal(S390CPU *cpu, uint64_t reg1);
 
606
 
 
607
/* service interrupts are floating therefore we must not pass an cpustate */
 
608
void s390_sclp_extint(uint32_t parm);
 
609
 
 
610
#else
 
611
static inline unsigned int s390_cpu_halt(S390CPU *cpu)
 
612
{
 
613
    return 0;
 
614
}
 
615
 
 
616
static inline void s390_cpu_unhalt(S390CPU *cpu)
 
617
{
 
618
}
 
619
 
 
620
static inline unsigned int s390_cpu_set_state(uint8_t cpu_state, S390CPU *cpu)
 
621
{
 
622
    return 0;
 
623
}
 
624
#endif
 
625
 
 
626
extern void subsystem_reset(void);
 
627
 
 
628
#define cpu_init(model) CPU(cpu_s390x_init(model))
 
629
#define cpu_signal_handler cpu_s390x_signal_handler
 
630
 
 
631
void s390_cpu_list(FILE *f, fprintf_function cpu_fprintf);
 
632
#define cpu_list s390_cpu_list
 
633
void s390_cpu_model_register_props(Object *obj);
 
634
void s390_cpu_model_class_register_props(ObjectClass *oc);
 
635
void s390_realize_cpu_model(CPUState *cs, Error **errp);
 
636
ObjectClass *s390_cpu_class_by_name(const char *name);
 
637
 
 
638
#define EXCP_EXT 1 /* external interrupt */
 
639
#define EXCP_SVC 2 /* supervisor call (syscall) */
 
640
#define EXCP_PGM 3 /* program interruption */
 
641
#define EXCP_IO  7 /* I/O interrupt */
 
642
#define EXCP_MCHK 8 /* machine check */
 
643
 
 
644
#define INTERRUPT_EXT        (1 << 0)
 
645
#define INTERRUPT_TOD        (1 << 1)
 
646
#define INTERRUPT_CPUTIMER   (1 << 2)
 
647
#define INTERRUPT_IO         (1 << 3)
 
648
#define INTERRUPT_MCHK       (1 << 4)
 
649
 
 
650
/* Program Status Word.  */
 
651
#define S390_PSWM_REGNUM 0
 
652
#define S390_PSWA_REGNUM 1
 
653
/* General Purpose Registers.  */
 
654
#define S390_R0_REGNUM 2
 
655
#define S390_R1_REGNUM 3
 
656
#define S390_R2_REGNUM 4
 
657
#define S390_R3_REGNUM 5
 
658
#define S390_R4_REGNUM 6
 
659
#define S390_R5_REGNUM 7
 
660
#define S390_R6_REGNUM 8
 
661
#define S390_R7_REGNUM 9
 
662
#define S390_R8_REGNUM 10
 
663
#define S390_R9_REGNUM 11
 
664
#define S390_R10_REGNUM 12
 
665
#define S390_R11_REGNUM 13
 
666
#define S390_R12_REGNUM 14
 
667
#define S390_R13_REGNUM 15
 
668
#define S390_R14_REGNUM 16
 
669
#define S390_R15_REGNUM 17
 
670
/* Total Core Registers. */
 
671
#define S390_NUM_CORE_REGS 18
 
672
 
 
673
/* CC optimization */
 
674
 
 
675
/* Instead of computing the condition codes after each x86 instruction,
 
676
 * QEMU just stores the result (called CC_DST), the type of operation
 
677
 * (called CC_OP) and whatever operands are needed (CC_SRC and possibly
 
678
 * CC_VR). When the condition codes are needed, the condition codes can
 
679
 * be calculated using this information. Condition codes are not generated
 
680
 * if they are only needed for conditional branches.
 
681
 */
 
682
enum cc_op {
 
683
    CC_OP_CONST0 = 0,           /* CC is 0 */
 
684
    CC_OP_CONST1,               /* CC is 1 */
 
685
    CC_OP_CONST2,               /* CC is 2 */
 
686
    CC_OP_CONST3,               /* CC is 3 */
 
687
 
 
688
    CC_OP_DYNAMIC,              /* CC calculation defined by env->cc_op */
 
689
    CC_OP_STATIC,               /* CC value is env->cc_op */
 
690
 
 
691
    CC_OP_NZ,                   /* env->cc_dst != 0 */
 
692
    CC_OP_LTGT_32,              /* signed less/greater than (32bit) */
 
693
    CC_OP_LTGT_64,              /* signed less/greater than (64bit) */
 
694
    CC_OP_LTUGTU_32,            /* unsigned less/greater than (32bit) */
 
695
    CC_OP_LTUGTU_64,            /* unsigned less/greater than (64bit) */
 
696
    CC_OP_LTGT0_32,             /* signed less/greater than 0 (32bit) */
 
697
    CC_OP_LTGT0_64,             /* signed less/greater than 0 (64bit) */
 
698
 
 
699
    CC_OP_ADD_64,               /* overflow on add (64bit) */
 
700
    CC_OP_ADDU_64,              /* overflow on unsigned add (64bit) */
 
701
    CC_OP_ADDC_64,              /* overflow on unsigned add-carry (64bit) */
 
702
    CC_OP_SUB_64,               /* overflow on subtraction (64bit) */
 
703
    CC_OP_SUBU_64,              /* overflow on unsigned subtraction (64bit) */
 
704
    CC_OP_SUBB_64,              /* overflow on unsigned sub-borrow (64bit) */
 
705
    CC_OP_ABS_64,               /* sign eval on abs (64bit) */
 
706
    CC_OP_NABS_64,              /* sign eval on nabs (64bit) */
 
707
 
 
708
    CC_OP_ADD_32,               /* overflow on add (32bit) */
 
709
    CC_OP_ADDU_32,              /* overflow on unsigned add (32bit) */
 
710
    CC_OP_ADDC_32,              /* overflow on unsigned add-carry (32bit) */
 
711
    CC_OP_SUB_32,               /* overflow on subtraction (32bit) */
 
712
    CC_OP_SUBU_32,              /* overflow on unsigned subtraction (32bit) */
 
713
    CC_OP_SUBB_32,              /* overflow on unsigned sub-borrow (32bit) */
 
714
    CC_OP_ABS_32,               /* sign eval on abs (64bit) */
 
715
    CC_OP_NABS_32,              /* sign eval on nabs (64bit) */
 
716
 
 
717
    CC_OP_COMP_32,              /* complement */
 
718
    CC_OP_COMP_64,              /* complement */
 
719
 
 
720
    CC_OP_TM_32,                /* test under mask (32bit) */
 
721
    CC_OP_TM_64,                /* test under mask (64bit) */
 
722
 
 
723
    CC_OP_NZ_F32,               /* FP dst != 0 (32bit) */
 
724
    CC_OP_NZ_F64,               /* FP dst != 0 (64bit) */
 
725
    CC_OP_NZ_F128,              /* FP dst != 0 (128bit) */
 
726
 
 
727
    CC_OP_ICM,                  /* insert characters under mask */
 
728
    CC_OP_SLA_32,               /* Calculate shift left signed (32bit) */
 
729
    CC_OP_SLA_64,               /* Calculate shift left signed (64bit) */
 
730
    CC_OP_FLOGR,                /* find leftmost one */
 
731
    CC_OP_MAX
 
732
};
 
733
 
 
734
static const char *cc_names[] = {
 
735
    [CC_OP_CONST0]    = "CC_OP_CONST0",
 
736
    [CC_OP_CONST1]    = "CC_OP_CONST1",
 
737
    [CC_OP_CONST2]    = "CC_OP_CONST2",
 
738
    [CC_OP_CONST3]    = "CC_OP_CONST3",
 
739
    [CC_OP_DYNAMIC]   = "CC_OP_DYNAMIC",
 
740
    [CC_OP_STATIC]    = "CC_OP_STATIC",
 
741
    [CC_OP_NZ]        = "CC_OP_NZ",
 
742
    [CC_OP_LTGT_32]   = "CC_OP_LTGT_32",
 
743
    [CC_OP_LTGT_64]   = "CC_OP_LTGT_64",
 
744
    [CC_OP_LTUGTU_32] = "CC_OP_LTUGTU_32",
 
745
    [CC_OP_LTUGTU_64] = "CC_OP_LTUGTU_64",
 
746
    [CC_OP_LTGT0_32]  = "CC_OP_LTGT0_32",
 
747
    [CC_OP_LTGT0_64]  = "CC_OP_LTGT0_64",
 
748
    [CC_OP_ADD_64]    = "CC_OP_ADD_64",
 
749
    [CC_OP_ADDU_64]   = "CC_OP_ADDU_64",
 
750
    [CC_OP_ADDC_64]   = "CC_OP_ADDC_64",
 
751
    [CC_OP_SUB_64]    = "CC_OP_SUB_64",
 
752
    [CC_OP_SUBU_64]   = "CC_OP_SUBU_64",
 
753
    [CC_OP_SUBB_64]   = "CC_OP_SUBB_64",
 
754
    [CC_OP_ABS_64]    = "CC_OP_ABS_64",
 
755
    [CC_OP_NABS_64]   = "CC_OP_NABS_64",
 
756
    [CC_OP_ADD_32]    = "CC_OP_ADD_32",
 
757
    [CC_OP_ADDU_32]   = "CC_OP_ADDU_32",
 
758
    [CC_OP_ADDC_32]   = "CC_OP_ADDC_32",
 
759
    [CC_OP_SUB_32]    = "CC_OP_SUB_32",
 
760
    [CC_OP_SUBU_32]   = "CC_OP_SUBU_32",
 
761
    [CC_OP_SUBB_32]   = "CC_OP_SUBB_32",
 
762
    [CC_OP_ABS_32]    = "CC_OP_ABS_32",
 
763
    [CC_OP_NABS_32]   = "CC_OP_NABS_32",
 
764
    [CC_OP_COMP_32]   = "CC_OP_COMP_32",
 
765
    [CC_OP_COMP_64]   = "CC_OP_COMP_64",
 
766
    [CC_OP_TM_32]     = "CC_OP_TM_32",
 
767
    [CC_OP_TM_64]     = "CC_OP_TM_64",
 
768
    [CC_OP_NZ_F32]    = "CC_OP_NZ_F32",
 
769
    [CC_OP_NZ_F64]    = "CC_OP_NZ_F64",
 
770
    [CC_OP_NZ_F128]   = "CC_OP_NZ_F128",
 
771
    [CC_OP_ICM]       = "CC_OP_ICM",
 
772
    [CC_OP_SLA_32]    = "CC_OP_SLA_32",
 
773
    [CC_OP_SLA_64]    = "CC_OP_SLA_64",
 
774
    [CC_OP_FLOGR]     = "CC_OP_FLOGR",
 
775
};
 
776
 
 
777
static inline const char *cc_name(int cc_op)
 
778
{
 
779
    return cc_names[cc_op];
 
780
}
 
781
 
 
782
static inline void setcc(S390CPU *cpu, uint64_t cc)
 
783
{
 
784
    CPUS390XState *env = &cpu->env;
 
785
 
 
786
    env->psw.mask &= ~(3ull << 44);
 
787
    env->psw.mask |= (cc & 3) << 44;
 
788
    env->cc_op = cc;
 
789
}
 
790
 
 
791
typedef struct LowCore
 
792
{
 
793
    /* prefix area: defined by architecture */
 
794
    uint32_t        ccw1[2];                  /* 0x000 */
 
795
    uint32_t        ccw2[4];                  /* 0x008 */
 
796
    uint8_t         pad1[0x80-0x18];          /* 0x018 */
 
797
    uint32_t        ext_params;               /* 0x080 */
 
798
    uint16_t        cpu_addr;                 /* 0x084 */
 
799
    uint16_t        ext_int_code;             /* 0x086 */
 
800
    uint16_t        svc_ilen;                 /* 0x088 */
 
801
    uint16_t        svc_code;                 /* 0x08a */
 
802
    uint16_t        pgm_ilen;                 /* 0x08c */
 
803
    uint16_t        pgm_code;                 /* 0x08e */
 
804
    uint32_t        data_exc_code;            /* 0x090 */
 
805
    uint16_t        mon_class_num;            /* 0x094 */
 
806
    uint16_t        per_perc_atmid;           /* 0x096 */
 
807
    uint64_t        per_address;              /* 0x098 */
 
808
    uint8_t         exc_access_id;            /* 0x0a0 */
 
809
    uint8_t         per_access_id;            /* 0x0a1 */
 
810
    uint8_t         op_access_id;             /* 0x0a2 */
 
811
    uint8_t         ar_access_id;             /* 0x0a3 */
 
812
    uint8_t         pad2[0xA8-0xA4];          /* 0x0a4 */
 
813
    uint64_t        trans_exc_code;           /* 0x0a8 */
 
814
    uint64_t        monitor_code;             /* 0x0b0 */
 
815
    uint16_t        subchannel_id;            /* 0x0b8 */
 
816
    uint16_t        subchannel_nr;            /* 0x0ba */
 
817
    uint32_t        io_int_parm;              /* 0x0bc */
 
818
    uint32_t        io_int_word;              /* 0x0c0 */
 
819
    uint8_t         pad3[0xc8-0xc4];          /* 0x0c4 */
 
820
    uint32_t        stfl_fac_list;            /* 0x0c8 */
 
821
    uint8_t         pad4[0xe8-0xcc];          /* 0x0cc */
 
822
    uint32_t        mcck_interruption_code[2]; /* 0x0e8 */
 
823
    uint8_t         pad5[0xf4-0xf0];          /* 0x0f0 */
 
824
    uint32_t        external_damage_code;     /* 0x0f4 */
 
825
    uint64_t        failing_storage_address;  /* 0x0f8 */
 
826
    uint8_t         pad6[0x110-0x100];        /* 0x100 */
 
827
    uint64_t        per_breaking_event_addr;  /* 0x110 */
 
828
    uint8_t         pad7[0x120-0x118];        /* 0x118 */
 
829
    PSW             restart_old_psw;          /* 0x120 */
 
830
    PSW             external_old_psw;         /* 0x130 */
 
831
    PSW             svc_old_psw;              /* 0x140 */
 
832
    PSW             program_old_psw;          /* 0x150 */
 
833
    PSW             mcck_old_psw;             /* 0x160 */
 
834
    PSW             io_old_psw;               /* 0x170 */
 
835
    uint8_t         pad8[0x1a0-0x180];        /* 0x180 */
 
836
    PSW             restart_new_psw;          /* 0x1a0 */
 
837
    PSW             external_new_psw;         /* 0x1b0 */
 
838
    PSW             svc_new_psw;              /* 0x1c0 */
 
839
    PSW             program_new_psw;          /* 0x1d0 */
 
840
    PSW             mcck_new_psw;             /* 0x1e0 */
 
841
    PSW             io_new_psw;               /* 0x1f0 */
 
842
    PSW             return_psw;               /* 0x200 */
 
843
    uint8_t         irb[64];                  /* 0x210 */
 
844
    uint64_t        sync_enter_timer;         /* 0x250 */
 
845
    uint64_t        async_enter_timer;        /* 0x258 */
 
846
    uint64_t        exit_timer;               /* 0x260 */
 
847
    uint64_t        last_update_timer;        /* 0x268 */
 
848
    uint64_t        user_timer;               /* 0x270 */
 
849
    uint64_t        system_timer;             /* 0x278 */
 
850
    uint64_t        last_update_clock;        /* 0x280 */
 
851
    uint64_t        steal_clock;              /* 0x288 */
 
852
    PSW             return_mcck_psw;          /* 0x290 */
 
853
    uint8_t         pad9[0xc00-0x2a0];        /* 0x2a0 */
 
854
    /* System info area */
 
855
    uint64_t        save_area[16];            /* 0xc00 */
 
856
    uint8_t         pad10[0xd40-0xc80];       /* 0xc80 */
 
857
    uint64_t        kernel_stack;             /* 0xd40 */
 
858
    uint64_t        thread_info;              /* 0xd48 */
 
859
    uint64_t        async_stack;              /* 0xd50 */
 
860
    uint64_t        kernel_asce;              /* 0xd58 */
 
861
    uint64_t        user_asce;                /* 0xd60 */
 
862
    uint64_t        panic_stack;              /* 0xd68 */
 
863
    uint64_t        user_exec_asce;           /* 0xd70 */
 
864
    uint8_t         pad11[0xdc0-0xd78];       /* 0xd78 */
 
865
 
 
866
    /* SMP info area: defined by DJB */
 
867
    uint64_t        clock_comparator;         /* 0xdc0 */
 
868
    uint64_t        ext_call_fast;            /* 0xdc8 */
 
869
    uint64_t        percpu_offset;            /* 0xdd0 */
 
870
    uint64_t        current_task;             /* 0xdd8 */
 
871
    uint32_t        softirq_pending;          /* 0xde0 */
 
872
    uint32_t        pad_0x0de4;               /* 0xde4 */
 
873
    uint64_t        int_clock;                /* 0xde8 */
 
874
    uint8_t         pad12[0xe00-0xdf0];       /* 0xdf0 */
 
875
 
 
876
    /* 0xe00 is used as indicator for dump tools */
 
877
    /* whether the kernel died with panic() or not */
 
878
    uint32_t        panic_magic;              /* 0xe00 */
 
879
 
 
880
    uint8_t         pad13[0x11b8-0xe04];      /* 0xe04 */
 
881
 
 
882
    /* 64 bit extparam used for pfault, diag 250 etc  */
 
883
    uint64_t        ext_params2;               /* 0x11B8 */
 
884
 
 
885
    uint8_t         pad14[0x1200-0x11C0];      /* 0x11C0 */
 
886
 
 
887
    /* System info area */
 
888
 
 
889
    uint64_t        floating_pt_save_area[16]; /* 0x1200 */
 
890
    uint64_t        gpregs_save_area[16];      /* 0x1280 */
 
891
    uint32_t        st_status_fixed_logout[4]; /* 0x1300 */
 
892
    uint8_t         pad15[0x1318-0x1310];      /* 0x1310 */
 
893
    uint32_t        prefixreg_save_area;       /* 0x1318 */
 
894
    uint32_t        fpt_creg_save_area;        /* 0x131c */
 
895
    uint8_t         pad16[0x1324-0x1320];      /* 0x1320 */
 
896
    uint32_t        tod_progreg_save_area;     /* 0x1324 */
 
897
    uint32_t        cpu_timer_save_area[2];    /* 0x1328 */
 
898
    uint32_t        clock_comp_save_area[2];   /* 0x1330 */
 
899
    uint8_t         pad17[0x1340-0x1338];      /* 0x1338 */
 
900
    uint32_t        access_regs_save_area[16]; /* 0x1340 */
 
901
    uint64_t        cregs_save_area[16];       /* 0x1380 */
 
902
 
 
903
    /* align to the top of the prefix area */
 
904
 
 
905
    uint8_t         pad18[0x2000-0x1400];      /* 0x1400 */
 
906
} QEMU_PACKED LowCore;
 
907
 
 
908
/* STSI */
 
909
#define STSI_LEVEL_MASK         0x00000000f0000000ULL
 
910
#define STSI_LEVEL_CURRENT      0x0000000000000000ULL
 
911
#define STSI_LEVEL_1            0x0000000010000000ULL
 
912
#define STSI_LEVEL_2            0x0000000020000000ULL
 
913
#define STSI_LEVEL_3            0x0000000030000000ULL
 
914
#define STSI_R0_RESERVED_MASK   0x000000000fffff00ULL
 
915
#define STSI_R0_SEL1_MASK       0x00000000000000ffULL
 
916
#define STSI_R1_RESERVED_MASK   0x00000000ffff0000ULL
 
917
#define STSI_R1_SEL2_MASK       0x000000000000ffffULL
 
918
 
 
919
/* Basic Machine Configuration */
 
920
struct sysib_111 {
 
921
    uint32_t res1[8];
 
922
    uint8_t  manuf[16];
 
923
    uint8_t  type[4];
 
924
    uint8_t  res2[12];
 
925
    uint8_t  model[16];
 
926
    uint8_t  sequence[16];
 
927
    uint8_t  plant[4];
 
928
    uint8_t  res3[156];
 
929
};
 
930
 
 
931
/* Basic Machine CPU */
 
932
struct sysib_121 {
 
933
    uint32_t res1[80];
 
934
    uint8_t  sequence[16];
 
935
    uint8_t  plant[4];
 
936
    uint8_t  res2[2];
 
937
    uint16_t cpu_addr;
 
938
    uint8_t  res3[152];
 
939
};
 
940
 
 
941
/* Basic Machine CPUs */
 
942
struct sysib_122 {
 
943
    uint8_t res1[32];
 
944
    uint32_t capability;
 
945
    uint16_t total_cpus;
 
946
    uint16_t active_cpus;
 
947
    uint16_t standby_cpus;
 
948
    uint16_t reserved_cpus;
 
949
    uint16_t adjustments[2026];
 
950
};
 
951
 
 
952
/* LPAR CPU */
 
953
struct sysib_221 {
 
954
    uint32_t res1[80];
 
955
    uint8_t  sequence[16];
 
956
    uint8_t  plant[4];
 
957
    uint16_t cpu_id;
 
958
    uint16_t cpu_addr;
 
959
    uint8_t  res3[152];
 
960
};
 
961
 
 
962
/* LPAR CPUs */
 
963
struct sysib_222 {
 
964
    uint32_t res1[32];
 
965
    uint16_t lpar_num;
 
966
    uint8_t  res2;
 
967
    uint8_t  lcpuc;
 
968
    uint16_t total_cpus;
 
969
    uint16_t conf_cpus;
 
970
    uint16_t standby_cpus;
 
971
    uint16_t reserved_cpus;
 
972
    uint8_t  name[8];
 
973
    uint32_t caf;
 
974
    uint8_t  res3[16];
 
975
    uint16_t dedicated_cpus;
 
976
    uint16_t shared_cpus;
 
977
    uint8_t  res4[180];
 
978
};
 
979
 
 
980
/* VM CPUs */
 
981
struct sysib_322 {
 
982
    uint8_t  res1[31];
 
983
    uint8_t  count;
 
984
    struct {
 
985
        uint8_t  res2[4];
 
986
        uint16_t total_cpus;
 
987
        uint16_t conf_cpus;
 
988
        uint16_t standby_cpus;
 
989
        uint16_t reserved_cpus;
 
990
        uint8_t  name[8];
 
991
        uint32_t caf;
 
992
        uint8_t  cpi[16];
 
993
        uint8_t res5[3];
 
994
        uint8_t ext_name_encoding;
 
995
        uint32_t res3;
 
996
        uint8_t uuid[16];
 
997
    } vm[8];
 
998
    uint8_t res4[1504];
 
999
    uint8_t ext_names[8][256];
 
1000
};
 
1001
 
 
1002
/* MMU defines */
 
1003
#define _ASCE_ORIGIN            ~0xfffULL /* segment table origin             */
 
1004
#define _ASCE_SUBSPACE          0x200     /* subspace group control           */
 
1005
#define _ASCE_PRIVATE_SPACE     0x100     /* private space control            */
 
1006
#define _ASCE_ALT_EVENT         0x80      /* storage alteration event control */
 
1007
#define _ASCE_SPACE_SWITCH      0x40      /* space switch event               */
 
1008
#define _ASCE_REAL_SPACE        0x20      /* real space control               */
 
1009
#define _ASCE_TYPE_MASK         0x0c      /* asce table type mask             */
 
1010
#define _ASCE_TYPE_REGION1      0x0c      /* region first table type          */
 
1011
#define _ASCE_TYPE_REGION2      0x08      /* region second table type         */
 
1012
#define _ASCE_TYPE_REGION3      0x04      /* region third table type          */
 
1013
#define _ASCE_TYPE_SEGMENT      0x00      /* segment table type               */
 
1014
#define _ASCE_TABLE_LENGTH      0x03      /* region table length              */
 
1015
 
 
1016
#define _REGION_ENTRY_ORIGIN    ~0xfffULL /* region/segment table origin      */
 
1017
#define _REGION_ENTRY_RO        0x200     /* region/segment protection bit    */
 
1018
#define _REGION_ENTRY_TF        0xc0      /* region/segment table offset      */
 
1019
#define _REGION_ENTRY_INV       0x20      /* invalid region table entry       */
 
1020
#define _REGION_ENTRY_TYPE_MASK 0x0c      /* region/segment table type mask   */
 
1021
#define _REGION_ENTRY_TYPE_R1   0x0c      /* region first table type          */
 
1022
#define _REGION_ENTRY_TYPE_R2   0x08      /* region second table type         */
 
1023
#define _REGION_ENTRY_TYPE_R3   0x04      /* region third table type          */
 
1024
#define _REGION_ENTRY_LENGTH    0x03      /* region third length              */
 
1025
 
 
1026
#define _SEGMENT_ENTRY_ORIGIN   ~0x7ffULL /* segment table origin             */
 
1027
#define _SEGMENT_ENTRY_FC       0x400     /* format control                   */
 
1028
#define _SEGMENT_ENTRY_RO       0x200     /* page protection bit              */
 
1029
#define _SEGMENT_ENTRY_INV      0x20      /* invalid segment table entry      */
 
1030
 
 
1031
#define _PAGE_RO        0x200            /* HW read-only bit  */
 
1032
#define _PAGE_INVALID   0x400            /* HW invalid bit    */
 
1033
#define _PAGE_RES0      0x800            /* bit must be zero  */
 
1034
 
 
1035
#define SK_C                    (0x1 << 1)
 
1036
#define SK_R                    (0x1 << 2)
 
1037
#define SK_F                    (0x1 << 3)
 
1038
#define SK_ACC_MASK             (0xf << 4)
 
1039
 
 
1040
/* SIGP order codes */
 
1041
#define SIGP_SENSE             0x01
 
1042
#define SIGP_EXTERNAL_CALL     0x02
 
1043
#define SIGP_EMERGENCY         0x03
 
1044
#define SIGP_START             0x04
 
1045
#define SIGP_STOP              0x05
 
1046
#define SIGP_RESTART           0x06
 
1047
#define SIGP_STOP_STORE_STATUS 0x09
 
1048
#define SIGP_INITIAL_CPU_RESET 0x0b
 
1049
#define SIGP_CPU_RESET         0x0c
 
1050
#define SIGP_SET_PREFIX        0x0d
 
1051
#define SIGP_STORE_STATUS_ADDR 0x0e
 
1052
#define SIGP_SET_ARCH          0x12
 
1053
#define SIGP_STORE_ADTL_STATUS 0x17
 
1054
 
 
1055
/* SIGP condition codes */
 
1056
#define SIGP_CC_ORDER_CODE_ACCEPTED 0
 
1057
#define SIGP_CC_STATUS_STORED       1
 
1058
#define SIGP_CC_BUSY                2
 
1059
#define SIGP_CC_NOT_OPERATIONAL     3
 
1060
 
 
1061
/* SIGP status bits */
 
1062
#define SIGP_STAT_EQUIPMENT_CHECK   0x80000000UL
 
1063
#define SIGP_STAT_INCORRECT_STATE   0x00000200UL
 
1064
#define SIGP_STAT_INVALID_PARAMETER 0x00000100UL
 
1065
#define SIGP_STAT_EXT_CALL_PENDING  0x00000080UL
 
1066
#define SIGP_STAT_STOPPED           0x00000040UL
 
1067
#define SIGP_STAT_OPERATOR_INTERV   0x00000020UL
 
1068
#define SIGP_STAT_CHECK_STOP        0x00000010UL
 
1069
#define SIGP_STAT_INOPERATIVE       0x00000004UL
 
1070
#define SIGP_STAT_INVALID_ORDER     0x00000002UL
 
1071
#define SIGP_STAT_RECEIVER_CHECK    0x00000001UL
 
1072
 
 
1073
/* SIGP SET ARCHITECTURE modes */
 
1074
#define SIGP_MODE_ESA_S390 0
 
1075
#define SIGP_MODE_Z_ARCH_TRANS_ALL_PSW 1
 
1076
#define SIGP_MODE_Z_ARCH_TRANS_CUR_PSW 2
 
1077
 
 
1078
void load_psw(CPUS390XState *env, uint64_t mask, uint64_t addr);
 
1079
int mmu_translate(CPUS390XState *env, target_ulong vaddr, int rw, uint64_t asc,
 
1080
                  target_ulong *raddr, int *flags, bool exc);
 
1081
int sclp_service_call(CPUS390XState *env, uint64_t sccb, uint32_t code);
 
1082
uint32_t calc_cc(CPUS390XState *env, uint32_t cc_op, uint64_t src, uint64_t dst,
 
1083
                 uint64_t vr);
 
1084
void s390_cpu_recompute_watchpoints(CPUState *cs);
 
1085
 
 
1086
int s390_cpu_virt_mem_rw(S390CPU *cpu, vaddr laddr, uint8_t ar, void *hostbuf,
 
1087
                         int len, bool is_write);
 
1088
 
 
1089
#define s390_cpu_virt_mem_read(cpu, laddr, ar, dest, len)    \
 
1090
        s390_cpu_virt_mem_rw(cpu, laddr, ar, dest, len, false)
 
1091
#define s390_cpu_virt_mem_write(cpu, laddr, ar, dest, len)       \
 
1092
        s390_cpu_virt_mem_rw(cpu, laddr, ar, dest, len, true)
 
1093
#define s390_cpu_virt_mem_check_write(cpu, laddr, ar, len)   \
 
1094
        s390_cpu_virt_mem_rw(cpu, laddr, ar, NULL, len, true)
 
1095
 
 
1096
/* The value of the TOD clock for 1.1.1970. */
 
1097
#define TOD_UNIX_EPOCH 0x7d91048bca000000ULL
 
1098
 
 
1099
/* Converts ns to s390's clock format */
 
1100
static inline uint64_t time2tod(uint64_t ns) {
 
1101
    return (ns << 9) / 125;
 
1102
}
 
1103
 
 
1104
/* Converts s390's clock format to ns */
 
1105
static inline uint64_t tod2time(uint64_t t) {
 
1106
    return (t * 125) >> 9;
 
1107
}
 
1108
 
 
1109
/* from s390-virtio-ccw */
 
1110
#define MEM_SECTION_SIZE             0x10000000UL
 
1111
#define MAX_AVAIL_SLOTS              32
 
1112
 
 
1113
/* fpu_helper.c */
 
1114
uint32_t set_cc_nz_f32(float32 v);
 
1115
uint32_t set_cc_nz_f64(float64 v);
 
1116
uint32_t set_cc_nz_f128(float128 v);
 
1117
 
 
1118
/* misc_helper.c */
 
1119
#ifndef CONFIG_USER_ONLY
 
1120
int handle_diag_288(CPUS390XState *env, uint64_t r1, uint64_t r3);
 
1121
void handle_diag_308(CPUS390XState *env, uint64_t r1, uint64_t r3);
 
1122
#endif
 
1123
void program_interrupt(CPUS390XState *env, uint32_t code, int ilen);
 
1124
void QEMU_NORETURN runtime_exception(CPUS390XState *env, int excp,
 
1125
                                     uintptr_t retaddr);
 
1126
 
 
1127
#ifdef CONFIG_KVM
 
1128
void kvm_s390_io_interrupt(uint16_t subchannel_id,
 
1129
                           uint16_t subchannel_nr, uint32_t io_int_parm,
 
1130
                           uint32_t io_int_word);
 
1131
void kvm_s390_crw_mchk(void);
 
1132
void kvm_s390_enable_css_support(S390CPU *cpu);
 
1133
int kvm_s390_assign_subch_ioeventfd(EventNotifier *notifier, uint32_t sch,
 
1134
                                    int vq, bool assign);
 
1135
int kvm_s390_cpu_restart(S390CPU *cpu);
 
1136
int kvm_s390_get_memslot_count(KVMState *s);
 
1137
void kvm_s390_cmma_reset(void);
 
1138
int kvm_s390_set_cpu_state(S390CPU *cpu, uint8_t cpu_state);
 
1139
void kvm_s390_reset_vcpu(S390CPU *cpu);
 
1140
int kvm_s390_set_mem_limit(KVMState *s, uint64_t new_limit, uint64_t *hw_limit);
 
1141
void kvm_s390_vcpu_interrupt_pre_save(S390CPU *cpu);
 
1142
int kvm_s390_vcpu_interrupt_post_load(S390CPU *cpu);
 
1143
int kvm_s390_get_ri(void);
 
1144
void kvm_s390_crypto_reset(void);
 
1145
#else
 
1146
static inline void kvm_s390_io_interrupt(uint16_t subchannel_id,
 
1147
                                        uint16_t subchannel_nr,
 
1148
                                        uint32_t io_int_parm,
 
1149
                                        uint32_t io_int_word)
 
1150
{
 
1151
}
 
1152
static inline void kvm_s390_crw_mchk(void)
 
1153
{
 
1154
}
 
1155
static inline void kvm_s390_enable_css_support(S390CPU *cpu)
 
1156
{
 
1157
}
 
1158
static inline int kvm_s390_assign_subch_ioeventfd(EventNotifier *notifier,
 
1159
                                                  uint32_t sch, int vq,
 
1160
                                                  bool assign)
 
1161
{
 
1162
    return -ENOSYS;
 
1163
}
 
1164
static inline int kvm_s390_cpu_restart(S390CPU *cpu)
 
1165
{
 
1166
    return -ENOSYS;
 
1167
}
 
1168
static inline void kvm_s390_cmma_reset(void)
 
1169
{
 
1170
}
 
1171
static inline int kvm_s390_get_memslot_count(KVMState *s)
 
1172
{
 
1173
  return MAX_AVAIL_SLOTS;
 
1174
}
 
1175
static inline int kvm_s390_set_cpu_state(S390CPU *cpu, uint8_t cpu_state)
 
1176
{
 
1177
    return -ENOSYS;
 
1178
}
 
1179
static inline void kvm_s390_reset_vcpu(S390CPU *cpu)
 
1180
{
 
1181
}
 
1182
static inline int kvm_s390_set_mem_limit(KVMState *s, uint64_t new_limit,
 
1183
                                         uint64_t *hw_limit)
 
1184
{
 
1185
    return 0;
 
1186
}
 
1187
static inline void kvm_s390_vcpu_interrupt_pre_save(S390CPU *cpu)
 
1188
{
 
1189
}
 
1190
static inline int kvm_s390_vcpu_interrupt_post_load(S390CPU *cpu)
 
1191
{
 
1192
    return 0;
 
1193
}
 
1194
static inline int kvm_s390_get_ri(void)
 
1195
{
 
1196
    return 0;
 
1197
}
 
1198
static inline void kvm_s390_crypto_reset(void)
 
1199
{
 
1200
}
 
1201
#endif
 
1202
 
 
1203
static inline int s390_set_memory_limit(uint64_t new_limit, uint64_t *hw_limit)
 
1204
{
 
1205
    if (kvm_enabled()) {
 
1206
        return kvm_s390_set_mem_limit(kvm_state, new_limit, hw_limit);
 
1207
    }
 
1208
    return 0;
 
1209
}
 
1210
 
 
1211
static inline void s390_cmma_reset(void)
 
1212
{
 
1213
    if (kvm_enabled()) {
 
1214
        kvm_s390_cmma_reset();
 
1215
    }
 
1216
}
 
1217
 
 
1218
static inline int s390_cpu_restart(S390CPU *cpu)
 
1219
{
 
1220
    if (kvm_enabled()) {
 
1221
        return kvm_s390_cpu_restart(cpu);
 
1222
    }
 
1223
    return -ENOSYS;
 
1224
}
 
1225
 
 
1226
static inline int s390_get_memslot_count(KVMState *s)
 
1227
{
 
1228
    if (kvm_enabled()) {
 
1229
        return kvm_s390_get_memslot_count(s);
 
1230
    } else {
 
1231
        return MAX_AVAIL_SLOTS;
 
1232
    }
 
1233
}
 
1234
 
 
1235
void s390_io_interrupt(uint16_t subchannel_id, uint16_t subchannel_nr,
 
1236
                       uint32_t io_int_parm, uint32_t io_int_word);
 
1237
void s390_crw_mchk(void);
 
1238
 
 
1239
static inline int s390_assign_subch_ioeventfd(EventNotifier *notifier,
 
1240
                                              uint32_t sch_id, int vq,
 
1241
                                              bool assign)
 
1242
{
 
1243
    return kvm_s390_assign_subch_ioeventfd(notifier, sch_id, vq, assign);
 
1244
}
 
1245
 
 
1246
static inline void s390_crypto_reset(void)
 
1247
{
 
1248
    if (kvm_enabled()) {
 
1249
        kvm_s390_crypto_reset();
 
1250
    }
 
1251
}
 
1252
 
 
1253
/* machine check interruption code */
 
1254
 
 
1255
/* subclasses */
 
1256
#define MCIC_SC_SD 0x8000000000000000ULL
 
1257
#define MCIC_SC_PD 0x4000000000000000ULL
 
1258
#define MCIC_SC_SR 0x2000000000000000ULL
 
1259
#define MCIC_SC_CD 0x0800000000000000ULL
 
1260
#define MCIC_SC_ED 0x0400000000000000ULL
 
1261
#define MCIC_SC_DG 0x0100000000000000ULL
 
1262
#define MCIC_SC_W  0x0080000000000000ULL
 
1263
#define MCIC_SC_CP 0x0040000000000000ULL
 
1264
#define MCIC_SC_SP 0x0020000000000000ULL
 
1265
#define MCIC_SC_CK 0x0010000000000000ULL
 
1266
 
 
1267
/* subclass modifiers */
 
1268
#define MCIC_SCM_B  0x0002000000000000ULL
 
1269
#define MCIC_SCM_DA 0x0000000020000000ULL
 
1270
#define MCIC_SCM_AP 0x0000000000080000ULL
 
1271
 
 
1272
/* storage errors */
 
1273
#define MCIC_SE_SE 0x0000800000000000ULL
 
1274
#define MCIC_SE_SC 0x0000400000000000ULL
 
1275
#define MCIC_SE_KE 0x0000200000000000ULL
 
1276
#define MCIC_SE_DS 0x0000100000000000ULL
 
1277
#define MCIC_SE_IE 0x0000000080000000ULL
 
1278
 
 
1279
/* validity bits */
 
1280
#define MCIC_VB_WP 0x0000080000000000ULL
 
1281
#define MCIC_VB_MS 0x0000040000000000ULL
 
1282
#define MCIC_VB_PM 0x0000020000000000ULL
 
1283
#define MCIC_VB_IA 0x0000010000000000ULL
 
1284
#define MCIC_VB_FA 0x0000008000000000ULL
 
1285
#define MCIC_VB_VR 0x0000004000000000ULL
 
1286
#define MCIC_VB_EC 0x0000002000000000ULL
 
1287
#define MCIC_VB_FP 0x0000001000000000ULL
 
1288
#define MCIC_VB_GR 0x0000000800000000ULL
 
1289
#define MCIC_VB_CR 0x0000000400000000ULL
 
1290
#define MCIC_VB_ST 0x0000000100000000ULL
 
1291
#define MCIC_VB_AR 0x0000000040000000ULL
 
1292
#define MCIC_VB_PR 0x0000000000200000ULL
 
1293
#define MCIC_VB_FC 0x0000000000100000ULL
 
1294
#define MCIC_VB_CT 0x0000000000020000ULL
 
1295
#define MCIC_VB_CC 0x0000000000010000ULL
 
1296
 
 
1297
#endif