← Back to branch summary

~pmdj/ubuntu/trusty/qemu/2.9+applesmc+fadtv3

« back to all changes in this revision

Viewing changes to roms/u-boot/arch/arm/include/asm/arch-at91/at91sam9263.h

  • Committer: Phil Dennis-Jordan
  • Date: 2017-07-21 08:03:43 UTC
  • mfrom: (1.1.1)
  • Revision ID: phil@philjordan.eu-20170721080343-2yr2vdj7713czahv
New upstream release 2.9.0.

Show diffs side-by-side

added added

removed removed

Lines of Context:
roms/u-boot/arch/arm/include/asm/arch-at91/at91sam9263.h
 
1
/*
 
2
 * [origin: Linux kernel include/asm-arm/arch-at91/at91sam9263.h]
 
3
 *
 
4
 * (C) 2007 Atmel Corporation.
 
5
 * (C) Copyright 2010
 
6
 * Reinhard Meyer, EMK Elektronik, reinhard.meyer@emk-elektronik.de
 
7
 *
 
8
 * Definitions for the SoC:
 
9
 * AT91SAM9263
 
10
 *
 
11
 * SPDX-License-Identifier:     GPL-2.0+
 
12
 */
 
13
 
 
14
#ifndef AT91SAM9263_H
 
15
#define AT91SAM9263_H
 
16
 
 
17
/*
 
18
 * defines to be used in other places
 
19
 */
 
20
#define CONFIG_ARM926EJS        /* ARM926EJS Core */
 
21
#define CONFIG_AT91FAMILY       /* it's a member of AT91 */
 
22
 
 
23
/*
 
24
 * Peripheral identifiers/interrupts.
 
25
 */
 
26
#define ATMEL_ID_FIQ    0       /* Advanced Interrupt Controller (FIQ) */
 
27
#define ATMEL_ID_SYS    1       /* System Peripherals */
 
28
#define ATMEL_ID_PIOA   2       /* Parallel IO Controller A */
 
29
#define ATMEL_ID_PIOB   3       /* Parallel IO Controller B */
 
30
#define ATMEL_ID_PIOCDE 4       /* Parallel IO Controller C, D and E */
 
31
/* Reserved:            5 */
 
32
/* Reserved:            6 */
 
33
#define ATMEL_ID_USART0 7       /* USART 0 */
 
34
#define ATMEL_ID_USART1 8       /* USART 1 */
 
35
#define ATMEL_ID_USART2 9       /* USART 2 */
 
36
#define ATMEL_ID_MCI0   10      /* Multimedia Card Interface 0 */
 
37
#define ATMEL_ID_MCI1   11      /* Multimedia Card Interface 1 */
 
38
#define ATMEL_ID_CAN    12      /* CAN */
 
39
#define ATMEL_ID_TWI    13      /* Two-Wire Interface */
 
40
#define ATMEL_ID_SPI0   14      /* Serial Peripheral Interface 0 */
 
41
#define ATMEL_ID_SPI1   15      /* Serial Peripheral Interface 1 */
 
42
#define ATMEL_ID_SSC0   16      /* Serial Synchronous Controller 0 */
 
43
#define ATMEL_ID_SSC1   17      /* Serial Synchronous Controller 1 */
 
44
#define ATMEL_ID_AC97C  18      /* AC97 Controller */
 
45
#define ATMEL_ID_TCB    19      /* Timer Counter 0, 1 and 2 */
 
46
#define ATMEL_ID_PWMC   20      /* Pulse Width Modulation Controller */
 
47
#define ATMEL_ID_EMAC   21      /* Ethernet */
 
48
/* Reserved:            22 */
 
49
#define ATMEL_ID_2DGE   23      /* 2D Graphic Engine */
 
50
#define ATMEL_ID_UDP    24      /* USB Device Port */
 
51
#define ATMEL_ID_ISI    25      /* Image Sensor Interface */
 
52
#define ATMEL_ID_LCDC   26      /* LCD Controller */
 
53
#define ATMEL_ID_DMA    27      /* DMA Controller */
 
54
/* Reserved:            28 */
 
55
#define ATMEL_ID_UHP    29      /* USB Host port */
 
56
#define ATMEL_ID_IRQ0   30      /* Advanced Interrupt Controller (IRQ0) */
 
57
#define ATMEL_ID_IRQ1   31      /* Advanced Interrupt Controller (IRQ1) */
 
58
 
 
59
/*
 
60
 * User Peripherals physical base addresses.
 
61
 */
 
62
#define ATMEL_BASE_UDP          0xfff78000
 
63
#define ATMEL_BASE_TCB0         0xfff7c000
 
64
#define ATMEL_BASE_TC0          0xfff7c000
 
65
#define ATMEL_BASE_TC1          0xfff7c040
 
66
#define ATMEL_BASE_TC2          0xfff7c080
 
67
#define ATMEL_BASE_MCI0         0xfff80000
 
68
#define ATMEL_BASE_MCI1         0xfff84000
 
69
#define ATMEL_BASE_TWI          0xfff88000
 
70
#define ATMEL_BASE_USART0       0xfff8c000
 
71
#define ATMEL_BASE_USART1       0xfff90000
 
72
#define ATMEL_BASE_USART2       0xfff94000
 
73
#define ATMEL_BASE_SSC0         0xfff98000
 
74
#define ATMEL_BASE_SSC1         0xfff9c000
 
75
#define ATMEL_BASE_AC97C        0xfffa0000
 
76
#define ATMEL_BASE_SPI0         0xfffa4000
 
77
#define ATMEL_BASE_SPI1         0xfffa8000
 
78
#define ATMEL_BASE_CAN          0xfffac000
 
79
#define ATMEL_BASE_PWMC         0xfffb8000
 
80
#define ATMEL_BASE_EMAC         0xfffbc000
 
81
#define ATMEL_BASE_ISI          0xfffc4000
 
82
#define ATMEL_BASE_2DGE         0xfffc8000
 
83
 
 
84
/*
 
85
 * System Peripherals physical base addresses.
 
86
 */
 
87
#define ATMEL_BASE_ECC0         0xffffe000
 
88
#define ATMEL_BASE_SDRAMC0      0xffffe200
 
89
#define ATMEL_BASE_SMC0         0xffffe400
 
90
#define ATMEL_BASE_ECC1         0xffffe600
 
91
#define ATMEL_BASE_SDRAMC1      0xffffe800
 
92
#define ATMEL_BASE_SMC1         0xffffea00
 
93
#define ATMEL_BASE_MATRIX       0xffffec00
 
94
#define ATMEL_BASE_CCFG         0xffffed10
 
95
#define ATMEL_BASE_DBGU         0xffffee00
 
96
#define ATMEL_BASE_AIC          0xfffff000
 
97
#define ATMEL_BASE_PIOA         0xfffff200
 
98
#define ATMEL_BASE_PIOB         0xfffff400
 
99
#define ATMEL_BASE_PIOC         0xfffff600
 
100
#define ATMEL_BASE_PIOD         0xfffff800
 
101
#define ATMEL_BASE_PIOE         0xfffffa00
 
102
#define ATMEL_BASE_PMC          0xfffffc00
 
103
#define ATMEL_BASE_RSTC         0xfffffd00
 
104
#define ATMEL_BASE_SHDWC        0xfffffd10
 
105
#define ATMEL_BASE_RTT0         0xfffffd20
 
106
#define ATMEL_BASE_PIT          0xfffffd30
 
107
#define ATMEL_BASE_WDT          0xfffffd40
 
108
#define ATMEL_BASE_RTT1         0xfffffd50
 
109
#define ATMEL_BASE_GPBR         0xfffffd60
 
110
 
 
111
/*
 
112
 * Internal Memory.
 
113
 */
 
114
#define ATMEL_BASE_SRAM0        0x00300000      /* Internal SRAM 0 */
 
115
 
 
116
#define ATMEL_BASE_ROM          0x00400000      /* Internal ROM */
 
117
 
 
118
#define ATMEL_BASE_SRAM1        0x00500000      /* Internal SRAM 1 */
 
119
 
 
120
#define ATMEL_BASE_LCDC         0x00700000      /* LCD Controller */
 
121
#define ATMEL_BASE_DMAC         0x00800000      /* DMA Controller */
 
122
#define ATMEL_BASE_UHP          0x00a00000      /* USB Host controller */
 
123
 
 
124
/*
 
125
 * External memory
 
126
 */
 
127
#define ATMEL_BASE_CS0          0x10000000      /* typically NOR */
 
128
#define ATMEL_BASE_CS1          0x20000000      /* SDRAM */
 
129
#define ATMEL_BASE_CS2          0x30000000
 
130
#define ATMEL_BASE_CS3          0x40000000      /* typically NAND */
 
131
#define ATMEL_BASE_CS4          0x50000000
 
132
#define ATMEL_BASE_CS5          0x60000000
 
133
#define ATMEL_BASE_CS6          0x70000000
 
134
#define ATMEL_BASE_CS7          0x80000000
 
135
 
 
136
/*
 
137
 * Other misc defines
 
138
 */
 
139
#define ATMEL_PIO_PORTS         5               /* this SoCs has 5 PIO */
 
140
#define ATMEL_BASE_PIO          ATMEL_BASE_PIOA
 
141
#define ATMEL_PMC_UHP           AT91SAM926x_PMC_UHP
 
142
 
 
143
/*
 
144
 * Cpu Name
 
145
 */
 
146
#define ATMEL_CPU_NAME          "AT91SAM9263"
 
147
 
 
148
#endif