← Back to branch summary

~pmdj/ubuntu/trusty/qemu/2.9+applesmc+fadtv3

« back to all changes in this revision

Viewing changes to roms/u-boot/board/amcc/sequoia/init.S

  • Committer: Phil Dennis-Jordan
  • Date: 2017-07-21 08:03:43 UTC
  • mfrom: (1.1.1)
  • Revision ID: phil@philjordan.eu-20170721080343-2yr2vdj7713czahv
New upstream release 2.9.0.

Show diffs side-by-side

added added

removed removed

Lines of Context:
roms/u-boot/board/amcc/sequoia/init.S
 
1
/*
 
2
 * (C) Copyright 2008
 
3
 * Stefan Roese, DENX Software Engineering, sr@denx.de.
 
4
 *
 
5
 * SPDX-License-Identifier:     GPL-2.0+
 
6
 */
 
7
 
 
8
#include <asm-offsets.h>
 
9
#include <ppc_asm.tmpl>
 
10
#include <asm/mmu.h>
 
11
#include <config.h>
 
12
 
 
13
/*
 
14
 * TLB TABLE
 
15
 *
 
16
 * This table is used by the cpu boot code to setup the initial tlb
 
17
 * entries. Rather than make broad assumptions in the cpu source tree,
 
18
 * this table lets each board set things up however they like.
 
19
 *
 
20
 *  Pointer to the table is returned in r1
 
21
 */
 
22
    .section .bootpg,"ax"
 
23
    .globl tlbtab
 
24
 
 
25
tlbtab:
 
26
        tlbtab_start
 
27
 
 
28
        /* vxWorks needs this as first entry for the Machine Check interrupt */
 
29
        tlbentry( 0x40000000, SZ_256M, 0, 0, AC_RWX | SA_IG )
 
30
 
 
31
        /*
 
32
         * The RAM-boot version skips the SDRAM TLB (identified by EPN=0). This
 
33
         * entry is already configured for SDRAM via the JTAG debugger and mustn't
 
34
         * be re-initialized by this RAM-booting U-Boot version.
 
35
         */
 
36
#ifndef CONFIG_SYS_RAMBOOT
 
37
        /* TLB-entry for DDR SDRAM (Up to 2GB) */
 
38
#ifdef CONFIG_4xx_DCACHE
 
39
        tlbentry( CONFIG_SYS_SDRAM_BASE, SZ_256M, CONFIG_SYS_SDRAM_BASE, 0, AC_RWX | SA_G)
 
40
#else
 
41
        tlbentry( CONFIG_SYS_SDRAM_BASE, SZ_256M, CONFIG_SYS_SDRAM_BASE, 0, AC_RWX | SA_IG )
 
42
#endif
 
43
#endif /* CONFIG_SYS_RAMBOOT */
 
44
 
 
45
        /* TLB-entry for EBC */
 
46
        tlbentry( CONFIG_SYS_BCSR_BASE, SZ_256M, CONFIG_SYS_BCSR_BASE, 1, AC_RWX | SA_IG )
 
47
 
 
48
        /* BOOT_CS (FLASH) must be forth. Before relocation SA_I can be off to use the
 
49
         * speed up boot process. It is patched after relocation to enable SA_I
 
50
         */
 
51
        tlbentry( CONFIG_SYS_BOOT_BASE_ADDR, SZ_256M, CONFIG_SYS_BOOT_BASE_ADDR, 1, AC_RWX | SA_G )
 
52
 
 
53
#ifdef CONFIG_SYS_INIT_RAM_DCACHE
 
54
        /* TLB-entry for init-ram in dcache (SA_I must be turned off!) */
 
55
        tlbentry( CONFIG_SYS_INIT_RAM_ADDR, SZ_64K, CONFIG_SYS_INIT_RAM_ADDR, 0, AC_RWX | SA_G )
 
56
#endif
 
57
 
 
58
        /* TLB-entry for PCI Memory */
 
59
        tlbentry( CONFIG_SYS_PCI_MEMBASE, SZ_256M, CONFIG_SYS_PCI_MEMBASE, 1, AC_RW | SA_IG )
 
60
        tlbentry( CONFIG_SYS_PCI_MEMBASE1, SZ_256M, CONFIG_SYS_PCI_MEMBASE1, 1, AC_RW | SA_IG )
 
61
        tlbentry( CONFIG_SYS_PCI_MEMBASE2, SZ_256M, CONFIG_SYS_PCI_MEMBASE2, 1, AC_RW | SA_IG )
 
62
        tlbentry( CONFIG_SYS_PCI_MEMBASE3, SZ_256M, CONFIG_SYS_PCI_MEMBASE3, 1, AC_RW | SA_IG )
 
63
 
 
64
        /* TLB-entry for NAND */
 
65
        tlbentry( CONFIG_SYS_NAND_ADDR, SZ_1K, CONFIG_SYS_NAND_ADDR, 1, AC_RWX | SA_IG )
 
66
 
 
67
        /* TLB-entry for Internal Registers & OCM */
 
68
        tlbentry( 0xe0000000, SZ_16M, 0xe0000000, 0,  AC_RWX | SA_I )
 
69
 
 
70
        /*TLB-entry PCI registers*/
 
71
        tlbentry( 0xEEC00000, SZ_1K, 0xEEC00000, 1,  AC_RWX | SA_IG )
 
72
 
 
73
        /* TLB-entry for peripherals */
 
74
        tlbentry( 0xEF000000, SZ_16M, 0xEF000000, 1, AC_RWX | SA_IG)
 
75
 
 
76
        /* TLB-entry PCI IO Space - from sr@denx.de */
 
77
        tlbentry(0xE8000000, SZ_64K, 0xE8000000, 1, AC_RWX | SA_IG)
 
78
 
 
79
        tlbtab_end