← Back to branch summary

~pmdj/ubuntu/trusty/qemu/2.9+applesmc+fadtv3

« back to all changes in this revision

Viewing changes to roms/u-boot/arch/powerpc/cpu/mpc8xxx/cpu.c

  • Committer: Phil Dennis-Jordan
  • Date: 2017-07-21 08:03:43 UTC
  • mfrom: (1.1.1)
  • Revision ID: phil@philjordan.eu-20170721080343-2yr2vdj7713czahv
New upstream release 2.9.0.

Show diffs side-by-side

added added

removed removed

Lines of Context:
roms/u-boot/arch/powerpc/cpu/mpc8xxx/cpu.c
 
1
/*
 
2
 * Copyright 2009-2012 Freescale Semiconductor, Inc.
 
3
 *
 
4
 * This file is derived from arch/powerpc/cpu/mpc85xx/cpu.c and
 
5
 * arch/powerpc/cpu/mpc86xx/cpu.c. Basically this file contains
 
6
 * cpu specific common code for 85xx/86xx processors.
 
7
 * SPDX-License-Identifier:     GPL-2.0+
 
8
 */
 
9
 
 
10
#include <config.h>
 
11
#include <common.h>
 
12
#include <command.h>
 
13
#include <tsec.h>
 
14
#include <fm_eth.h>
 
15
#include <netdev.h>
 
16
#include <asm/cache.h>
 
17
#include <asm/io.h>
 
18
 
 
19
DECLARE_GLOBAL_DATA_PTR;
 
20
 
 
21
static struct cpu_type cpu_type_list[] = {
 
22
#if defined(CONFIG_MPC85xx)
 
23
        CPU_TYPE_ENTRY(8533, 8533, 1),
 
24
        CPU_TYPE_ENTRY(8535, 8535, 1),
 
25
        CPU_TYPE_ENTRY(8536, 8536, 1),
 
26
        CPU_TYPE_ENTRY(8540, 8540, 1),
 
27
        CPU_TYPE_ENTRY(8541, 8541, 1),
 
28
        CPU_TYPE_ENTRY(8543, 8543, 1),
 
29
        CPU_TYPE_ENTRY(8544, 8544, 1),
 
30
        CPU_TYPE_ENTRY(8545, 8545, 1),
 
31
        CPU_TYPE_ENTRY(8547, 8547, 1),
 
32
        CPU_TYPE_ENTRY(8548, 8548, 1),
 
33
        CPU_TYPE_ENTRY(8555, 8555, 1),
 
34
        CPU_TYPE_ENTRY(8560, 8560, 1),
 
35
        CPU_TYPE_ENTRY(8567, 8567, 1),
 
36
        CPU_TYPE_ENTRY(8568, 8568, 1),
 
37
        CPU_TYPE_ENTRY(8569, 8569, 1),
 
38
        CPU_TYPE_ENTRY(8572, 8572, 2),
 
39
        CPU_TYPE_ENTRY(P1010, P1010, 1),
 
40
        CPU_TYPE_ENTRY(P1011, P1011, 1),
 
41
        CPU_TYPE_ENTRY(P1012, P1012, 1),
 
42
        CPU_TYPE_ENTRY(P1013, P1013, 1),
 
43
        CPU_TYPE_ENTRY(P1014, P1014, 1),
 
44
        CPU_TYPE_ENTRY(P1017, P1017, 1),
 
45
        CPU_TYPE_ENTRY(P1020, P1020, 2),
 
46
        CPU_TYPE_ENTRY(P1021, P1021, 2),
 
47
        CPU_TYPE_ENTRY(P1022, P1022, 2),
 
48
        CPU_TYPE_ENTRY(P1023, P1023, 2),
 
49
        CPU_TYPE_ENTRY(P1024, P1024, 2),
 
50
        CPU_TYPE_ENTRY(P1025, P1025, 2),
 
51
        CPU_TYPE_ENTRY(P2010, P2010, 1),
 
52
        CPU_TYPE_ENTRY(P2020, P2020, 2),
 
53
        CPU_TYPE_ENTRY(P2040, P2040, 4),
 
54
        CPU_TYPE_ENTRY(P2041, P2041, 4),
 
55
        CPU_TYPE_ENTRY(P3041, P3041, 4),
 
56
        CPU_TYPE_ENTRY(P4040, P4040, 4),
 
57
        CPU_TYPE_ENTRY(P4080, P4080, 8),
 
58
        CPU_TYPE_ENTRY(P5010, P5010, 1),
 
59
        CPU_TYPE_ENTRY(P5020, P5020, 2),
 
60
        CPU_TYPE_ENTRY(P5021, P5021, 2),
 
61
        CPU_TYPE_ENTRY(P5040, P5040, 4),
 
62
        CPU_TYPE_ENTRY(T4240, T4240, 0),
 
63
        CPU_TYPE_ENTRY(T4120, T4120, 0),
 
64
        CPU_TYPE_ENTRY(T4160, T4160, 0),
 
65
        CPU_TYPE_ENTRY(T4080, T4080, 4),
 
66
        CPU_TYPE_ENTRY(B4860, B4860, 0),
 
67
        CPU_TYPE_ENTRY(G4860, G4860, 0),
 
68
        CPU_TYPE_ENTRY(G4060, G4060, 0),
 
69
        CPU_TYPE_ENTRY(B4440, B4440, 0),
 
70
        CPU_TYPE_ENTRY(G4440, G4440, 0),
 
71
        CPU_TYPE_ENTRY(B4420, B4420, 0),
 
72
        CPU_TYPE_ENTRY(B4220, B4220, 0),
 
73
        CPU_TYPE_ENTRY(T1040, T1040, 0),
 
74
        CPU_TYPE_ENTRY(T1041, T1041, 0),
 
75
        CPU_TYPE_ENTRY(T1042, T1042, 0),
 
76
        CPU_TYPE_ENTRY(T1020, T1020, 0),
 
77
        CPU_TYPE_ENTRY(T1021, T1021, 0),
 
78
        CPU_TYPE_ENTRY(T1022, T1022, 0),
 
79
        CPU_TYPE_ENTRY(T2080, T2080, 0),
 
80
        CPU_TYPE_ENTRY(T2081, T2081, 0),
 
81
        CPU_TYPE_ENTRY(BSC9130, 9130, 1),
 
82
        CPU_TYPE_ENTRY(BSC9131, 9131, 1),
 
83
        CPU_TYPE_ENTRY(BSC9132, 9132, 2),
 
84
        CPU_TYPE_ENTRY(BSC9232, 9232, 2),
 
85
        CPU_TYPE_ENTRY(C291, C291, 1),
 
86
        CPU_TYPE_ENTRY(C292, C292, 1),
 
87
        CPU_TYPE_ENTRY(C293, C293, 1),
 
88
#elif defined(CONFIG_MPC86xx)
 
89
        CPU_TYPE_ENTRY(8610, 8610, 1),
 
90
        CPU_TYPE_ENTRY(8641, 8641, 2),
 
91
        CPU_TYPE_ENTRY(8641D, 8641D, 2),
 
92
#endif
 
93
};
 
94
 
 
95
#ifdef CONFIG_SYS_FSL_QORIQ_CHASSIS2
 
96
static inline u32 init_type(u32 cluster, int init_id)
 
97
{
 
98
        ccsr_gur_t *gur = (void __iomem *)(CONFIG_SYS_MPC85xx_GUTS_ADDR);
 
99
        u32 idx = (cluster >> (init_id * 8)) & TP_CLUSTER_INIT_MASK;
 
100
        u32 type = in_be32(&gur->tp_ityp[idx]);
 
101
 
 
102
        if (type & TP_ITYP_AV)
 
103
                return type;
 
104
 
 
105
        return 0;
 
106
}
 
107
 
 
108
u32 compute_ppc_cpumask(void)
 
109
{
 
110
        ccsr_gur_t *gur = (void __iomem *)(CONFIG_SYS_MPC85xx_GUTS_ADDR);
 
111
        int i = 0, count = 0;
 
112
        u32 cluster, type, mask = 0;
 
113
 
 
114
        do {
 
115
                int j;
 
116
                cluster = in_be32(&gur->tp_cluster[i].lower);
 
117
                for (j = 0; j < TP_INIT_PER_CLUSTER; j++) {
 
118
                        type = init_type(cluster, j);
 
119
                        if (type) {
 
120
                                if (TP_ITYP_TYPE(type) == TP_ITYP_TYPE_PPC)
 
121
                                        mask |= 1 << count;
 
122
                                count++;
 
123
                        }
 
124
                }
 
125
                i++;
 
126
        } while ((cluster & TP_CLUSTER_EOC) != TP_CLUSTER_EOC);
 
127
 
 
128
        return mask;
 
129
}
 
130
 
 
131
int fsl_qoriq_core_to_cluster(unsigned int core)
 
132
{
 
133
        ccsr_gur_t *gur = (void __iomem *)(CONFIG_SYS_MPC85xx_GUTS_ADDR);
 
134
        int i = 0, count = 0;
 
135
        u32 cluster;
 
136
 
 
137
        do {
 
138
                int j;
 
139
                cluster = in_be32(&gur->tp_cluster[i].lower);
 
140
                for (j = 0; j < TP_INIT_PER_CLUSTER; j++) {
 
141
                        if (init_type(cluster, j)) {
 
142
                                if (count == core)
 
143
                                        return i;
 
144
                                count++;
 
145
                        }
 
146
                }
 
147
                i++;
 
148
        } while ((cluster & TP_CLUSTER_EOC) != TP_CLUSTER_EOC);
 
149
 
 
150
        return -1;      /* cannot identify the cluster */
 
151
}
 
152
 
 
153
#else /* CONFIG_SYS_FSL_QORIQ_CHASSIS2 */
 
154
/*
 
155
 * Before chassis genenration 2, the cpumask should be hard-coded.
 
156
 * In case of cpu type unknown or cpumask unset, use 1 as fail save.
 
157
 */
 
158
#define compute_ppc_cpumask()   1
 
159
#define fsl_qoriq_core_to_cluster(x) x
 
160
#endif /* CONFIG_SYS_FSL_QORIQ_CHASSIS2 */
 
161
 
 
162
static struct cpu_type cpu_type_unknown = CPU_TYPE_ENTRY(Unknown, Unknown, 0);
 
163
 
 
164
struct cpu_type *identify_cpu(u32 ver)
 
165
{
 
166
        int i;
 
167
        for (i = 0; i < ARRAY_SIZE(cpu_type_list); i++) {
 
168
                if (cpu_type_list[i].soc_ver == ver)
 
169
                        return &cpu_type_list[i];
 
170
        }
 
171
        return &cpu_type_unknown;
 
172
}
 
173
 
 
174
#define MPC8xxx_PICFRR_NCPU_MASK  0x00001f00
 
175
#define MPC8xxx_PICFRR_NCPU_SHIFT 8
 
176
 
 
177
/*
 
178
 * Return a 32-bit mask indicating which cores are present on this SOC.
 
179
 */
 
180
__weak u32 cpu_mask(void)
 
181
{
 
182
        ccsr_pic_t __iomem *pic = (void *)CONFIG_SYS_MPC8xxx_PIC_ADDR;
 
183
        struct cpu_type *cpu = gd->arch.cpu;
 
184
 
 
185
        /* better to query feature reporting register than just assume 1 */
 
186
        if (cpu == &cpu_type_unknown)
 
187
        return ((in_be32(&pic->frr) & MPC8xxx_PICFRR_NCPU_MASK) >>
 
188
                        MPC8xxx_PICFRR_NCPU_SHIFT) + 1;
 
189
 
 
190
        if (cpu->num_cores == 0)
 
191
                return compute_ppc_cpumask();
 
192
 
 
193
        return cpu->mask;
 
194
}
 
195
 
 
196
/*
 
197
 * Return the number of cores on this SOC.
 
198
 */
 
199
__weak int cpu_numcores(void)
 
200
{
 
201
        struct cpu_type *cpu = gd->arch.cpu;
 
202
 
 
203
        /*
 
204
         * Report # of cores in terms of the cpu_mask if we haven't
 
205
         * figured out how many there are yet
 
206
         */
 
207
        if (cpu->num_cores == 0)
 
208
                return hweight32(cpu_mask());
 
209
 
 
210
        return cpu->num_cores;
 
211
}
 
212
 
 
213
/*
 
214
 * Check if the given core ID is valid
 
215
 *
 
216
 * Returns zero if it isn't, 1 if it is.
 
217
 */
 
218
int is_core_valid(unsigned int core)
 
219
{
 
220
        return !!((1 << core) & cpu_mask());
 
221
}
 
222
 
 
223
int probecpu (void)
 
224
{
 
225
        uint svr;
 
226
        uint ver;
 
227
 
 
228
        svr = get_svr();
 
229
        ver = SVR_SOC_VER(svr);
 
230
 
 
231
        gd->arch.cpu = identify_cpu(ver);
 
232
 
 
233
        return 0;
 
234
}
 
235
 
 
236
/* Once in memory, compute mask & # cores once and save them off */
 
237
int fixup_cpu(void)
 
238
{
 
239
        struct cpu_type *cpu = gd->arch.cpu;
 
240
 
 
241
        if (cpu->num_cores == 0) {
 
242
                cpu->mask = cpu_mask();
 
243
                cpu->num_cores = cpu_numcores();
 
244
        }
 
245
 
 
246
        return 0;
 
247
}
 
248
 
 
249
/*
 
250
 * Initializes on-chip ethernet controllers.
 
251
 * to override, implement board_eth_init()
 
252
 */
 
253
int cpu_eth_init(bd_t *bis)
 
254
{
 
255
#if defined(CONFIG_ETHER_ON_FCC)
 
256
        fec_initialize(bis);
 
257
#endif
 
258
 
 
259
#if defined(CONFIG_UEC_ETH)
 
260
        uec_standard_init(bis);
 
261
#endif
 
262
 
 
263
#if defined(CONFIG_TSEC_ENET) || defined(CONFIG_MPC85XX_FEC)
 
264
        tsec_standard_init(bis);
 
265
#endif
 
266
 
 
267
#ifdef CONFIG_FMAN_ENET
 
268
        fm_standard_init(bis);
 
269
#endif
 
270
        return 0;
 
271
}