← Back to branch summary

~pmdj/ubuntu/trusty/qemu/2.9+applesmc+fadtv3

« back to all changes in this revision

Viewing changes to roms/u-boot/board/ppcag/bg0900/spl_boot.c

  • Committer: Phil Dennis-Jordan
  • Date: 2017-07-21 08:03:43 UTC
  • mfrom: (1.1.1)
  • Revision ID: phil@philjordan.eu-20170721080343-2yr2vdj7713czahv
New upstream release 2.9.0.

Show diffs side-by-side

added added

removed removed

Lines of Context:
roms/u-boot/board/ppcag/bg0900/spl_boot.c
 
1
/*
 
2
 * PPC-AG BG0900 Boot setup
 
3
 *
 
4
 * Copyright (C) 2013 Marek Vasut <marex@denx.de>
 
5
 *
 
6
 * SPDX-License-Identifier:     GPL-2.0+
 
7
 */
 
8
 
 
9
#include <common.h>
 
10
#include <config.h>
 
11
#include <asm/io.h>
 
12
#include <asm/arch/iomux-mx28.h>
 
13
#include <asm/arch/imx-regs.h>
 
14
#include <asm/arch/sys_proto.h>
 
15
 
 
16
#define MUX_CONFIG_GPMI (MXS_PAD_3V3 | MXS_PAD_4MA | MXS_PAD_NOPULL)
 
17
#define MUX_CONFIG_ENET (MXS_PAD_3V3 | MXS_PAD_8MA | MXS_PAD_PULLUP)
 
18
#define MUX_CONFIG_EMI  (MXS_PAD_3V3 | MXS_PAD_12MA | MXS_PAD_NOPULL)
 
19
#define MUX_CONFIG_SSP2 (MXS_PAD_3V3 | MXS_PAD_8MA | MXS_PAD_PULLUP)
 
20
 
 
21
const iomux_cfg_t iomux_setup[] = {
 
22
        /* DUART */
 
23
        MX28_PAD_PWM0__DUART_RX,
 
24
        MX28_PAD_PWM1__DUART_TX,
 
25
 
 
26
        /* GPMI NAND */
 
27
        MX28_PAD_GPMI_D00__GPMI_D0 | MUX_CONFIG_GPMI,
 
28
        MX28_PAD_GPMI_D01__GPMI_D1 | MUX_CONFIG_GPMI,
 
29
        MX28_PAD_GPMI_D02__GPMI_D2 | MUX_CONFIG_GPMI,
 
30
        MX28_PAD_GPMI_D03__GPMI_D3 | MUX_CONFIG_GPMI,
 
31
        MX28_PAD_GPMI_D04__GPMI_D4 | MUX_CONFIG_GPMI,
 
32
        MX28_PAD_GPMI_D05__GPMI_D5 | MUX_CONFIG_GPMI,
 
33
        MX28_PAD_GPMI_D06__GPMI_D6 | MUX_CONFIG_GPMI,
 
34
        MX28_PAD_GPMI_D07__GPMI_D7 | MUX_CONFIG_GPMI,
 
35
        MX28_PAD_GPMI_CE0N__GPMI_CE0N | MUX_CONFIG_GPMI,
 
36
        MX28_PAD_GPMI_RDY0__GPMI_READY0 | MUX_CONFIG_GPMI,
 
37
        MX28_PAD_GPMI_RDN__GPMI_RDN |
 
38
                (MXS_PAD_3V3 | MXS_PAD_8MA | MXS_PAD_PULLUP),
 
39
        MX28_PAD_GPMI_WRN__GPMI_WRN | MUX_CONFIG_GPMI,
 
40
        MX28_PAD_GPMI_ALE__GPMI_ALE | MUX_CONFIG_GPMI,
 
41
        MX28_PAD_GPMI_CLE__GPMI_CLE | MUX_CONFIG_GPMI,
 
42
        MX28_PAD_GPMI_RESETN__GPMI_RESETN | MUX_CONFIG_GPMI,
 
43
 
 
44
        /* FEC0 */
 
45
        MX28_PAD_ENET0_MDC__ENET0_MDC | MUX_CONFIG_ENET,
 
46
        MX28_PAD_ENET0_MDIO__ENET0_MDIO | MUX_CONFIG_ENET,
 
47
        MX28_PAD_ENET0_RX_EN__ENET0_RX_EN | MUX_CONFIG_ENET,
 
48
        MX28_PAD_ENET0_TX_EN__ENET0_TX_EN | MUX_CONFIG_ENET,
 
49
        MX28_PAD_ENET0_RXD0__ENET0_RXD0 | MUX_CONFIG_ENET,
 
50
        MX28_PAD_ENET0_RXD1__ENET0_RXD1 | MUX_CONFIG_ENET,
 
51
        MX28_PAD_ENET0_TXD0__ENET0_TXD0 | MUX_CONFIG_ENET,
 
52
        MX28_PAD_ENET0_TXD1__ENET0_TXD1 | MUX_CONFIG_ENET,
 
53
        MX28_PAD_ENET_CLK__CLKCTRL_ENET | MUX_CONFIG_ENET,
 
54
 
 
55
        /* FEC0 Reset */
 
56
        MX28_PAD_ENET0_RX_CLK__GPIO_4_13 |
 
57
                (MXS_PAD_12MA | MXS_PAD_3V3 | MXS_PAD_PULLUP),
 
58
 
 
59
        /* EMI */
 
60
        MX28_PAD_EMI_D00__EMI_DATA0 | MUX_CONFIG_EMI,
 
61
        MX28_PAD_EMI_D01__EMI_DATA1 | MUX_CONFIG_EMI,
 
62
        MX28_PAD_EMI_D02__EMI_DATA2 | MUX_CONFIG_EMI,
 
63
        MX28_PAD_EMI_D03__EMI_DATA3 | MUX_CONFIG_EMI,
 
64
        MX28_PAD_EMI_D04__EMI_DATA4 | MUX_CONFIG_EMI,
 
65
        MX28_PAD_EMI_D05__EMI_DATA5 | MUX_CONFIG_EMI,
 
66
        MX28_PAD_EMI_D06__EMI_DATA6 | MUX_CONFIG_EMI,
 
67
        MX28_PAD_EMI_D07__EMI_DATA7 | MUX_CONFIG_EMI,
 
68
        MX28_PAD_EMI_D08__EMI_DATA8 | MUX_CONFIG_EMI,
 
69
        MX28_PAD_EMI_D09__EMI_DATA9 | MUX_CONFIG_EMI,
 
70
        MX28_PAD_EMI_D10__EMI_DATA10 | MUX_CONFIG_EMI,
 
71
        MX28_PAD_EMI_D11__EMI_DATA11 | MUX_CONFIG_EMI,
 
72
        MX28_PAD_EMI_D12__EMI_DATA12 | MUX_CONFIG_EMI,
 
73
        MX28_PAD_EMI_D13__EMI_DATA13 | MUX_CONFIG_EMI,
 
74
        MX28_PAD_EMI_D14__EMI_DATA14 | MUX_CONFIG_EMI,
 
75
        MX28_PAD_EMI_D15__EMI_DATA15 | MUX_CONFIG_EMI,
 
76
        MX28_PAD_EMI_ODT0__EMI_ODT0 | MUX_CONFIG_EMI,
 
77
        MX28_PAD_EMI_DQM0__EMI_DQM0 | MUX_CONFIG_EMI,
 
78
        MX28_PAD_EMI_ODT1__EMI_ODT1 | MUX_CONFIG_EMI,
 
79
        MX28_PAD_EMI_DQM1__EMI_DQM1 | MUX_CONFIG_EMI,
 
80
        MX28_PAD_EMI_DDR_OPEN_FB__EMI_DDR_OPEN_FEEDBACK | MUX_CONFIG_EMI,
 
81
        MX28_PAD_EMI_CLK__EMI_CLK | MUX_CONFIG_EMI,
 
82
        MX28_PAD_EMI_DQS0__EMI_DQS0 | MUX_CONFIG_EMI,
 
83
        MX28_PAD_EMI_DQS1__EMI_DQS1 | MUX_CONFIG_EMI,
 
84
        MX28_PAD_EMI_DDR_OPEN__EMI_DDR_OPEN | MUX_CONFIG_EMI,
 
85
 
 
86
        MX28_PAD_EMI_A00__EMI_ADDR0 | MUX_CONFIG_EMI,
 
87
        MX28_PAD_EMI_A01__EMI_ADDR1 | MUX_CONFIG_EMI,
 
88
        MX28_PAD_EMI_A02__EMI_ADDR2 | MUX_CONFIG_EMI,
 
89
        MX28_PAD_EMI_A03__EMI_ADDR3 | MUX_CONFIG_EMI,
 
90
        MX28_PAD_EMI_A04__EMI_ADDR4 | MUX_CONFIG_EMI,
 
91
        MX28_PAD_EMI_A05__EMI_ADDR5 | MUX_CONFIG_EMI,
 
92
        MX28_PAD_EMI_A06__EMI_ADDR6 | MUX_CONFIG_EMI,
 
93
        MX28_PAD_EMI_A07__EMI_ADDR7 | MUX_CONFIG_EMI,
 
94
        MX28_PAD_EMI_A08__EMI_ADDR8 | MUX_CONFIG_EMI,
 
95
        MX28_PAD_EMI_A09__EMI_ADDR9 | MUX_CONFIG_EMI,
 
96
        MX28_PAD_EMI_A10__EMI_ADDR10 | MUX_CONFIG_EMI,
 
97
        MX28_PAD_EMI_A11__EMI_ADDR11 | MUX_CONFIG_EMI,
 
98
        MX28_PAD_EMI_A12__EMI_ADDR12 | MUX_CONFIG_EMI,
 
99
        MX28_PAD_EMI_A13__EMI_ADDR13 | MUX_CONFIG_EMI,
 
100
        MX28_PAD_EMI_A14__EMI_ADDR14 | MUX_CONFIG_EMI,
 
101
        MX28_PAD_EMI_BA0__EMI_BA0 | MUX_CONFIG_EMI,
 
102
        MX28_PAD_EMI_BA1__EMI_BA1 | MUX_CONFIG_EMI,
 
103
        MX28_PAD_EMI_BA2__EMI_BA2 | MUX_CONFIG_EMI,
 
104
        MX28_PAD_EMI_CASN__EMI_CASN | MUX_CONFIG_EMI,
 
105
        MX28_PAD_EMI_RASN__EMI_RASN | MUX_CONFIG_EMI,
 
106
        MX28_PAD_EMI_WEN__EMI_WEN | MUX_CONFIG_EMI,
 
107
        MX28_PAD_EMI_CE0N__EMI_CE0N | MUX_CONFIG_EMI,
 
108
        MX28_PAD_EMI_CE1N__EMI_CE1N | MUX_CONFIG_EMI,
 
109
        MX28_PAD_EMI_CKE__EMI_CKE | MUX_CONFIG_EMI,
 
110
 
 
111
        /* SPI2 (for SPI flash) */
 
112
        MX28_PAD_SSP2_SCK__SSP2_SCK | MUX_CONFIG_SSP2,
 
113
        MX28_PAD_SSP2_MOSI__SSP2_CMD | MUX_CONFIG_SSP2,
 
114
        MX28_PAD_SSP2_MISO__SSP2_D0 | MUX_CONFIG_SSP2,
 
115
        MX28_PAD_SSP2_SS0__SSP2_D3 |
 
116
                (MXS_PAD_3V3 | MXS_PAD_8MA | MXS_PAD_PULLUP),
 
117
};
 
118
 
 
119
void mxs_adjust_memory_params(uint32_t *dram_vals)
 
120
{
 
121
        /*
 
122
         * DDR Controller Registers
 
123
         * Manufacturer:        Winbond
 
124
         * Device Part Number:  W972GG6JB-25I
 
125
         * Clock Freq.:         200MHz
 
126
         * Density:             2Gb
 
127
         * Chip Selects:        1
 
128
         * Number of Banks:     8
 
129
         * Row address:         14
 
130
         * Column address:      10
 
131
         */
 
132
 
 
133
        dram_vals[0x74 / 4] = 0x0102010A;
 
134
        dram_vals[0x98 / 4] = 0x04005003;
 
135
        dram_vals[0x9c / 4] = 0x090000c8;
 
136
 
 
137
        dram_vals[0xa8 / 4] = 0x0036b009;
 
138
        dram_vals[0xac / 4] = 0x03270612;
 
139
 
 
140
        dram_vals[0xb0 / 4] = 0x02020202;
 
141
        dram_vals[0xb4 / 4] = 0x00c80029;
 
142
 
 
143
        dram_vals[0xc0 / 4] = 0x00011900;
 
144
 
 
145
        dram_vals[0x12c / 4] = 0x07400300;
 
146
        dram_vals[0x130 / 4] = 0x07400300;
 
147
        dram_vals[0x2c4 / 4] = 0x02030303;
 
148
}
 
149
 
 
150
void board_init_ll(const uint32_t arg, const uint32_t *resptr)
 
151
{
 
152
        mxs_common_spl_init(arg, resptr, iomux_setup, ARRAY_SIZE(iomux_setup));
 
153
}