← Back to branch summary

~pmdj/ubuntu/trusty/qemu/2.9+applesmc+fadtv3

« back to all changes in this revision

Viewing changes to roms/u-boot/include/configs/CPCI405DT.h

  • Committer: Phil Dennis-Jordan
  • Date: 2017-07-21 08:03:43 UTC
  • mfrom: (1.1.1)
  • Revision ID: phil@philjordan.eu-20170721080343-2yr2vdj7713czahv
New upstream release 2.9.0.

Show diffs side-by-side

added added

removed removed

Lines of Context:
roms/u-boot/include/configs/CPCI405DT.h
 
1
/*
 
2
 * (C) Copyright 2001-2004
 
3
 * Stefan Roese, esd gmbh germany, stefan.roese@esd-electronics.com
 
4
 *
 
5
 * SPDX-License-Identifier:     GPL-2.0+
 
6
 */
 
7
 
 
8
/*
 
9
 * board/config.h - configuration options, board specific
 
10
 */
 
11
 
 
12
#ifndef __CONFIG_H
 
13
#define __CONFIG_H
 
14
 
 
15
/*
 
16
 * High Level Configuration Options
 
17
 * (easy to change)
 
18
 */
 
19
 
 
20
#define CONFIG_405GP            1       /* This is a PPC405 CPU         */
 
21
#define CONFIG_CPCI405          1       /* ...on a CPCI405 board        */
 
22
#define CONFIG_CPCI405_VER2     1       /* ...version 2                 */
 
23
 
 
24
#define CONFIG_SYS_TEXT_BASE    0xFFFC0000
 
25
 
 
26
#define CONFIG_BOARD_EARLY_INIT_F 1     /* call board_early_init_f()    */
 
27
#define CONFIG_MISC_INIT_R       1      /* call misc_init_r()           */
 
28
 
 
29
#define CONFIG_SYS_CLK_FREQ     33330000 /* external frequency to pll   */
 
30
 
 
31
#define CONFIG_BAUDRATE         9600
 
32
#define CONFIG_BOOTDELAY        3       /* autoboot after 3 seconds     */
 
33
 
 
34
#undef  CONFIG_BOOTARGS
 
35
#undef  CONFIG_BOOTCOMMAND
 
36
 
 
37
#define CONFIG_PREBOOT                  /* enable preboot variable      */
 
38
 
 
39
#define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
 
40
#define CONFIG_SYS_LOADS_BAUD_CHANGE    1       /* allow baudrate change        */
 
41
 
 
42
#define CONFIG_PPC4xx_EMAC
 
43
#define CONFIG_MII              1       /* MII PHY management           */
 
44
#define CONFIG_PHY_ADDR         0       /* PHY address                  */
 
45
#define CONFIG_LXT971_NO_SLEEP  1       /* disable sleep mode in LXT971 */
 
46
#define CONFIG_RESET_PHY_R      1       /* use reset_phy() to disable phy sleep mode */
 
47
 
 
48
#undef  CONFIG_HAS_ETH1
 
49
 
 
50
#define CONFIG_RTC_M48T35A      1               /* ST Electronics M48 timekeeper */
 
51
 
 
52
/*
 
53
 * BOOTP options
 
54
 */
 
55
#define CONFIG_BOOTP_SUBNETMASK
 
56
#define CONFIG_BOOTP_GATEWAY
 
57
#define CONFIG_BOOTP_HOSTNAME
 
58
#define CONFIG_BOOTP_BOOTPATH
 
59
#define CONFIG_BOOTP_DNS
 
60
#define CONFIG_BOOTP_DNS2
 
61
#define CONFIG_BOOTP_SEND_HOSTNAME
 
62
 
 
63
 
 
64
/*
 
65
 * Command line configuration.
 
66
 */
 
67
#include <config_cmd_default.h>
 
68
 
 
69
#define CONFIG_CMD_DHCP
 
70
#define CONFIG_CMD_PCI
 
71
#define CONFIG_CMD_IRQ
 
72
#define CONFIG_CMD_IDE
 
73
#define CONFIG_CMD_FAT
 
74
#define CONFIG_CMD_ELF
 
75
#define CONFIG_CMD_DATE
 
76
#define CONFIG_CMD_I2C
 
77
#define CONFIG_CMD_MII
 
78
#define CONFIG_CMD_PING
 
79
#define CONFIG_CMD_BSP
 
80
#define CONFIG_CMD_EEPROM
 
81
 
 
82
#define CONFIG_MAC_PARTITION
 
83
#define CONFIG_DOS_PARTITION
 
84
 
 
85
#define CONFIG_SUPPORT_VFAT
 
86
 
 
87
#undef  CONFIG_AUTO_UPDATE              /* autoupdate via compactflash  */
 
88
 
 
89
#undef  CONFIG_WATCHDOG                 /* watchdog disabled            */
 
90
 
 
91
#define CONFIG_SDRAM_BANK0      1       /* init onboard SDRAM bank 0    */
 
92
 
 
93
/*
 
94
 * Miscellaneous configurable options
 
95
 */
 
96
#define CONFIG_SYS_LONGHELP                     /* undef to save memory         */
 
97
 
 
98
#undef  CONFIG_SYS_HUSH_PARSER                  /* use "hush" command parser    */
 
99
 
 
100
#if defined(CONFIG_CMD_KGDB)
 
101
#define CONFIG_SYS_CBSIZE       1024            /* Console I/O Buffer Size      */
 
102
#else
 
103
#define CONFIG_SYS_CBSIZE       256             /* Console I/O Buffer Size      */
 
104
#endif
 
105
#define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
 
106
#define CONFIG_SYS_MAXARGS      16              /* max number of command args   */
 
107
#define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
 
108
 
 
109
#define CONFIG_SYS_DEVICE_NULLDEV       1       /* include nulldev device       */
 
110
 
 
111
#define CONFIG_SYS_CONSOLE_INFO_QUIET   1       /* don't print console @ startup*/
 
112
 
 
113
#define CONFIG_AUTO_COMPLETE    1       /* add autocompletion support   */
 
114
 
 
115
#define CONFIG_SYS_MEMTEST_START        0x0400000       /* memtest works on     */
 
116
#define CONFIG_SYS_MEMTEST_END          0x0C00000       /* 4 ... 12 MB in DRAM  */
 
117
 
 
118
#define CONFIG_CONS_INDEX       1       /* Use UART0                    */
 
119
#define CONFIG_SYS_NS16550
 
120
#define CONFIG_SYS_NS16550_SERIAL
 
121
#define CONFIG_SYS_NS16550_REG_SIZE     1
 
122
#define CONFIG_SYS_NS16550_CLK          get_serial_clock()
 
123
 
 
124
#undef  CONFIG_SYS_EXT_SERIAL_CLOCK            /* no external serial clock used */
 
125
#define CONFIG_SYS_BASE_BAUD        691200
 
126
 
 
127
/* The following table includes the supported baudrates */
 
128
#define CONFIG_SYS_BAUDRATE_TABLE       \
 
129
        { 300, 600, 1200, 2400, 4800, 9600, 19200, 38400,     \
 
130
         57600, 115200, 230400, 460800, 921600 }
 
131
 
 
132
#define CONFIG_SYS_LOAD_ADDR    0x100000        /* default load address */
 
133
#define CONFIG_SYS_EXTBDINFO    1               /* To use extended board_into (bd_t) */
 
134
 
 
135
#define CONFIG_LOOPW            1       /* enable loopw command         */
 
136
 
 
137
#define CONFIG_ZERO_BOOTDELAY_CHECK     /* check for keypress on bootdelay==0 */
 
138
 
 
139
/* Only interrupt boot if special string is typed */
 
140
#define CONFIG_AUTOBOOT_KEYED   1
 
141
#define CONFIG_AUTOBOOT_PROMPT  \
 
142
        "Autobooting in %d seconds\n", bootdelay
 
143
#undef  CONFIG_AUTOBOOT_DELAY_STR
 
144
#undef  CONFIG_AUTOBOOT_STOP_STR        /* defined via environment var  */
 
145
#define CONFIG_AUTOBOOT_STOP_STR2 "esdesd" /* esd special for esd access*/
 
146
 
 
147
#define CONFIG_VERSION_VARIABLE 1       /* include version env variable */
 
148
 
 
149
#define CONFIG_SYS_RX_ETH_BUFFER        16      /* use 16 rx buffer on 405 emac */
 
150
 
 
151
/*-----------------------------------------------------------------------
 
152
 * PCI stuff
 
153
 *-----------------------------------------------------------------------
 
154
 */
 
155
#define PCI_HOST_ADAPTER 0              /* configure as pci adapter     */
 
156
#define PCI_HOST_FORCE  1               /* configure as pci host        */
 
157
#define PCI_HOST_AUTO   2               /* detected via arbiter enable  */
 
158
 
 
159
#define CONFIG_PCI                      /* include pci support          */
 
160
#define CONFIG_PCI_INDIRECT_BRIDGE      /* indirect PCI bridge support */
 
161
#define CONFIG_PCI_HOST PCI_HOST_AUTO   /* select pci host function     */
 
162
#define CONFIG_PCI_PNP                  /* do pci plug-and-play         */
 
163
                                        /* resource configuration       */
 
164
 
 
165
#define CONFIG_PCI_SCAN_SHOW            /* print pci devices @ startup  */
 
166
 
 
167
#define CONFIG_PCI_CONFIG_HOST_BRIDGE 1 /* don't skip host bridge config*/
 
168
 
 
169
#define CONFIG_PCI_BOOTDELAY    0       /* enable pci bootdelay variable*/
 
170
 
 
171
#define CONFIG_SYS_PCI_SUBSYS_VENDORID 0x12FE  /* PCI Vendor ID: esd gmbh      */
 
172
#define CONFIG_SYS_PCI_SUBSYS_DEVICEID 0x0405  /* PCI Device ID: CPCI-405      */
 
173
#define CONFIG_SYS_PCI_SUBSYS_DEVICEID2 0x0406 /* PCI Device ID: CPCI-405-A    */
 
174
#define CONFIG_SYS_PCI_CLASSCODE       0x0b20  /* PCI Class Code: Processor/PPC*/
 
175
#define CONFIG_SYS_PCI_PTM1LA  (bd->bi_memstart) /* point to sdram               */
 
176
#define CONFIG_SYS_PCI_PTM1MS  (~(bd->bi_memsize - 1) | 1) /* memsize, enable hard-wired to 1 */
 
177
#define CONFIG_SYS_PCI_PTM1PCI 0x00000000      /* Host: use this pci address   */
 
178
#define CONFIG_SYS_PCI_PTM2LA  0xffc00000      /* point to flash               */
 
179
#define CONFIG_SYS_PCI_PTM2MS  0xffc00001      /* 4MB, enable                  */
 
180
#define CONFIG_SYS_PCI_PTM2PCI (bd->bi_memsize) /* host use this pci address */
 
181
 
 
182
#define CONFIG_PCI_4xx_PTM_OVERWRITE    1 /* overwrite PTMx settings by env */
 
183
 
 
184
/*-----------------------------------------------------------------------
 
185
 * IDE/ATA stuff
 
186
 *-----------------------------------------------------------------------
 
187
 */
 
188
#undef  CONFIG_IDE_8xx_DIRECT               /* no pcmcia interface required */
 
189
#undef  CONFIG_IDE_LED                  /* no led for ide supported     */
 
190
#define CONFIG_IDE_RESET        1       /* reset for ide supported      */
 
191
 
 
192
#define CONFIG_SYS_IDE_MAXBUS           1               /* max. 1 IDE busses    */
 
193
#define CONFIG_SYS_IDE_MAXDEVICE        (CONFIG_SYS_IDE_MAXBUS*1) /* max. 1 drives per IDE bus */
 
194
 
 
195
#define CONFIG_SYS_ATA_BASE_ADDR        0xF0100000
 
196
#define CONFIG_SYS_ATA_IDE0_OFFSET      0x0000
 
197
 
 
198
#define CONFIG_SYS_ATA_DATA_OFFSET      0x0000  /* Offset for data I/O                  */
 
199
#define CONFIG_SYS_ATA_REG_OFFSET       0x0000  /* Offset for normal register accesses  */
 
200
#define CONFIG_SYS_ATA_ALT_OFFSET       0x0000  /* Offset for alternate registers       */
 
201
 
 
202
/*-----------------------------------------------------------------------
 
203
 * Start addresses for the final memory configuration
 
204
 * (Set up by the startup code)
 
205
 * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
 
206
 */
 
207
#define CONFIG_SYS_SDRAM_BASE           0x00000000
 
208
#define CONFIG_SYS_FLASH_BASE           0xFFFC0000
 
209
#define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_FLASH_BASE
 
210
#define CONFIG_SYS_MONITOR_LEN          (256 * 1024)    /* Reserve 256 kB for Monitor   */
 
211
#define CONFIG_SYS_MALLOC_LEN           (128 * 1024)    /* Reserve 128 kB for malloc()  */
 
212
 
 
213
/*
 
214
 * For booting Linux, the board info and command line data
 
215
 * have to be in the first 8 MB of memory, since this is
 
216
 * the maximum mapped by the Linux kernel during initialization.
 
217
 */
 
218
#define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
 
219
/*-----------------------------------------------------------------------
 
220
 * FLASH organization
 
221
 */
 
222
#define CONFIG_SYS_MAX_FLASH_BANKS      2       /* max number of memory banks           */
 
223
#define CONFIG_SYS_MAX_FLASH_SECT       256     /* max number of sectors on one chip    */
 
224
 
 
225
#define CONFIG_SYS_FLASH_ERASE_TOUT     120000  /* Timeout for Flash Erase (in ms)      */
 
226
#define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* Timeout for Flash Write (in ms)      */
 
227
 
 
228
#define CONFIG_SYS_FLASH_WORD_SIZE      unsigned short  /* flash word size (width)      */
 
229
#define CONFIG_SYS_FLASH_ADDR0          0x5555  /* 1st address for flash config cycles  */
 
230
#define CONFIG_SYS_FLASH_ADDR1          0x2AAA  /* 2nd address for flash config cycles  */
 
231
/*
 
232
 * The following defines are added for buggy IOP480 byte interface.
 
233
 * All other boards should use the standard values (CPCI405 etc.)
 
234
 */
 
235
#define CONFIG_SYS_FLASH_READ0          0x0000  /* 0 is standard                        */
 
236
#define CONFIG_SYS_FLASH_READ1          0x0001  /* 1 is standard                        */
 
237
#define CONFIG_SYS_FLASH_READ2          0x0002  /* 2 is standard                        */
 
238
 
 
239
#define CONFIG_SYS_FLASH_EMPTY_INFO             /* print 'E' for empty sector on flinfo */
 
240
 
 
241
#if 0 /* Use NVRAM for environment variables */
 
242
/*-----------------------------------------------------------------------
 
243
 * NVRAM organization
 
244
 */
 
245
#define CONFIG_ENV_IS_IN_NVRAM  1       /* use NVRAM for environment vars       */
 
246
#define CONFIG_ENV_SIZE         0x0ff8          /* Size of Environment vars     */
 
247
#define CONFIG_ENV_ADDR         \
 
248
        (CONFIG_SYS_NVRAM_BASE_ADDR+CONFIG_SYS_NVRAM_SIZE-(CONFIG_ENV_SIZE+8))  /* Env  */
 
249
 
 
250
#else /* Use EEPROM for environment variables */
 
251
 
 
252
#define CONFIG_ENV_IS_IN_EEPROM 1       /* use EEPROM for environment vars */
 
253
#define CONFIG_ENV_OFFSET               0x000   /* environment starts at the beginning of the EEPROM */
 
254
#define CONFIG_ENV_SIZE         0x800   /* 2048 bytes may be used for env vars*/
 
255
                                   /* total size of a CAT24WC16 is 2048 bytes */
 
256
#endif
 
257
 
 
258
#define CONFIG_SYS_NVRAM_BASE_ADDR      0xf0200000              /* NVRAM base address   */
 
259
#define CONFIG_SYS_NVRAM_SIZE           (32*1024)               /* NVRAM size           */
 
260
#define CONFIG_SYS_VXWORKS_MAC_PTR     (CONFIG_SYS_NVRAM_BASE_ADDR+0x6900) /* VxWorks eth-addr*/
 
261
 
 
262
/*-----------------------------------------------------------------------
 
263
 * I2C EEPROM (CAT24WC16) for environment
 
264
 */
 
265
#define CONFIG_SYS_I2C
 
266
#define CONFIG_SYS_I2C_PPC4XX
 
267
#define CONFIG_SYS_I2C_PPC4XX_CH0
 
268
#define CONFIG_SYS_I2C_PPC4XX_SPEED_0           400000
 
269
#define CONFIG_SYS_I2C_PPC4XX_SLAVE_0           0x7F
 
270
 
 
271
#define CONFIG_SYS_I2C_EEPROM_ADDR      0x50    /* EEPROM CAT28WC08             */
 
272
#define CONFIG_SYS_I2C_EEPROM_ADDR_LEN 1        /* Bytes of address             */
 
273
/* mask of address bits that overflow into the "EEPROM chip address"    */
 
274
#define CONFIG_SYS_I2C_EEPROM_ADDR_OVERFLOW     0x07
 
275
#define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS 4     /* The Catalyst CAT24WC08 has   */
 
276
                                        /* 16 byte page write mode using*/
 
277
                                        /* last 4 bits of the address   */
 
278
#define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS   10   /* and takes up to 10 msec */
 
279
 
 
280
/*
 
281
 * Init Memory Controller:
 
282
 *
 
283
 * BR0/1 and OR0/1 (FLASH)
 
284
 */
 
285
 
 
286
#define FLASH_BASE0_PRELIM      0xFF800000      /* FLASH bank #0        */
 
287
#define FLASH_BASE1_PRELIM      0xFFC00000      /* FLASH bank #1        */
 
288
 
 
289
/*-----------------------------------------------------------------------
 
290
 * External Bus Controller (EBC) Setup
 
291
 */
 
292
 
 
293
/* Memory Bank 0 (Flash Bank 0) initialization                                  */
 
294
#define CONFIG_SYS_EBC_PB0AP            0x92015480
 
295
#define CONFIG_SYS_EBC_PB0CR            0xFFC5A000  /* BAS=0xFFC,BS=4MB,BU=R/W,BW=16bit */
 
296
 
 
297
/* Memory Bank 1 (Flash Bank 1) initialization                                  */
 
298
#define CONFIG_SYS_EBC_PB1AP            0x92015480
 
299
#define CONFIG_SYS_EBC_PB1CR            0xFF85A000  /* BAS=0xFF8,BS=4MB,BU=R/W,BW=16bit */
 
300
 
 
301
/* Memory Bank 2 (CAN0, 1) initialization                                       */
 
302
#define CONFIG_SYS_EBC_PB2AP            0x010053C0  /* BWT=2,WBN=1,WBF=1,TH=1,RE=1,SOR=1,BEM=1 */
 
303
#define CONFIG_SYS_EBC_PB2CR            0xF0018000  /* BAS=0xF00,BS=1MB,BU=R/W,BW=8bit  */
 
304
#define CONFIG_SYS_LED_ADDR             0xF0000380
 
305
 
 
306
/* Memory Bank 3 (CompactFlash IDE) initialization                              */
 
307
#define CONFIG_SYS_EBC_PB3AP            0x010053C0  /* BWT=2,WBN=1,WBF=1,TH=1,RE=1,SOR=1,BEM=1 */
 
308
#define CONFIG_SYS_EBC_PB3CR            0xF011A000  /* BAS=0xF01,BS=1MB,BU=R/W,BW=16bit */
 
309
 
 
310
/* Memory Bank 4 (NVRAM/RTC) initialization                                     */
 
311
/*#define CONFIG_SYS_EBC_PB4AP            0x01805280  / * TWT=3,WBN=1,WBF=1,TH=1,SOR=1     */
 
312
#define CONFIG_SYS_EBC_PB4AP            0x01805680  /* TWT=3,WBN=1,WBF=1,TH=3,SOR=1     */
 
313
#define CONFIG_SYS_EBC_PB4CR            0xF0218000  /* BAS=0xF02,BS=1MB,BU=R/W,BW=8bit  */
 
314
 
 
315
/* Memory Bank 5 (optional Quart) initialization                                */
 
316
#define CONFIG_SYS_EBC_PB5AP            0x04005B80  /* TWT=8,WBN=1,WBF=1,TH=5,RE=1,SOR=1*/
 
317
#define CONFIG_SYS_EBC_PB5CR            0xF0318000  /* BAS=0xF03,BS=1MB,BU=R/W,BW=8bit  */
 
318
 
 
319
/* Memory Bank 6 (FPGA internal) initialization                                 */
 
320
#define CONFIG_SYS_EBC_PB6AP            0x010053C0  /* BWT=2,WBN=1,WBF=1,TH=1,RE=1,SOR=1,BEM=1 */
 
321
#define CONFIG_SYS_EBC_PB6CR            0xF041A000  /* BAS=0xF01,BS=1MB,BU=R/W,BW=16bit */
 
322
#define CONFIG_SYS_FPGA_BASE_ADDR       0xF0400000
 
323
 
 
324
/*-----------------------------------------------------------------------
 
325
 * FPGA stuff
 
326
 */
 
327
/* FPGA internal regs */
 
328
#define CONFIG_SYS_FPGA_MODE            0x00
 
329
#define CONFIG_SYS_FPGA_STATUS          0x02
 
330
#define CONFIG_SYS_FPGA_TS              0x04
 
331
#define CONFIG_SYS_FPGA_TS_LOW          0x06
 
332
#define CONFIG_SYS_FPGA_TS_CAP0 0x10
 
333
#define CONFIG_SYS_FPGA_TS_CAP0_LOW     0x12
 
334
#define CONFIG_SYS_FPGA_TS_CAP1 0x14
 
335
#define CONFIG_SYS_FPGA_TS_CAP1_LOW     0x16
 
336
#define CONFIG_SYS_FPGA_TS_CAP2 0x18
 
337
#define CONFIG_SYS_FPGA_TS_CAP2_LOW     0x1a
 
338
#define CONFIG_SYS_FPGA_TS_CAP3 0x1c
 
339
#define CONFIG_SYS_FPGA_TS_CAP3_LOW     0x1e
 
340
 
 
341
/* FPGA Mode Reg */
 
342
#define CONFIG_SYS_FPGA_MODE_CF_RESET       0x0001
 
343
#define CONFIG_SYS_FPGA_MODE_DUART_RESET   0x0002
 
344
#define CONFIG_SYS_FPGA_MODE_ENABLE_OUTPUT 0x0004     /* only set on CPCI-405 Ver 3 */
 
345
#define CONFIG_SYS_FPGA_MODE_TS_IRQ_ENABLE 0x0100
 
346
#define CONFIG_SYS_FPGA_MODE_TS_IRQ_CLEAR  0x1000
 
347
#define CONFIG_SYS_FPGA_MODE_TS_CLEAR       0x2000
 
348
 
 
349
/* FPGA Status Reg */
 
350
#define CONFIG_SYS_FPGA_STATUS_DIP0     0x0001
 
351
#define CONFIG_SYS_FPGA_STATUS_DIP1     0x0002
 
352
#define CONFIG_SYS_FPGA_STATUS_DIP2     0x0004
 
353
#define CONFIG_SYS_FPGA_STATUS_FLASH    0x0008
 
354
#define CONFIG_SYS_FPGA_STATUS_TS_IRQ   0x1000
 
355
 
 
356
#define CONFIG_SYS_FPGA_SPARTAN2        1           /* using Xilinx Spartan 2 now    */
 
357
#define CONFIG_SYS_FPGA_MAX_SIZE        32*1024     /* 32kByte is enough for XC2S15  */
 
358
 
 
359
/* FPGA program pin configuration */
 
360
#define CONFIG_SYS_FPGA_PRG             0x04000000  /* FPGA program pin (ppc output) */
 
361
#define CONFIG_SYS_FPGA_CLK             0x02000000  /* FPGA clk pin (ppc output)     */
 
362
#define CONFIG_SYS_FPGA_DATA            0x01000000  /* FPGA data pin (ppc output)    */
 
363
#define CONFIG_SYS_FPGA_INIT            0x00010000  /* FPGA init pin (ppc input)     */
 
364
#define CONFIG_SYS_FPGA_DONE            0x00008000  /* FPGA done pin (ppc input)     */
 
365
 
 
366
/*-----------------------------------------------------------------------
 
367
 * Definitions for initial stack pointer and data area (in data cache)
 
368
 */
 
369
#define CONFIG_SYS_INIT_DCACHE_CS       7       /* use cs # 7 for data cache memory    */
 
370
 
 
371
#define CONFIG_SYS_INIT_RAM_ADDR        0x40000000  /* use data cache                  */
 
372
#define CONFIG_SYS_INIT_RAM_SIZE        0x2000  /* Size of used area in RAM            */
 
373
#define CONFIG_SYS_GBL_DATA_OFFSET    (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
 
374
#define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
 
375
 
 
376
#endif  /* __CONFIG_H */