← Back to branch summary

~pmdj/ubuntu/trusty/qemu/2.9+applesmc+fadtv3

« back to all changes in this revision

Viewing changes to roms/u-boot/include/configs/M5485EVB.h

  • Committer: Phil Dennis-Jordan
  • Date: 2017-07-21 08:03:43 UTC
  • mfrom: (1.1.1)
  • Revision ID: phil@philjordan.eu-20170721080343-2yr2vdj7713czahv
New upstream release 2.9.0.

Show diffs side-by-side

added added

removed removed

Lines of Context:
roms/u-boot/include/configs/M5485EVB.h
 
1
/*
 
2
 * Configuation settings for the Freescale MCF5485 FireEngine board.
 
3
 *
 
4
 * Copyright (C) 2004-2008 Freescale Semiconductor, Inc.
 
5
 * TsiChung Liew (Tsi-Chung.Liew@freescale.com)
 
6
 *
 
7
 * SPDX-License-Identifier:     GPL-2.0+
 
8
 */
 
9
 
 
10
/*
 
11
 * board/config.h - configuration options, board specific
 
12
 */
 
13
 
 
14
#ifndef _M5485EVB_H
 
15
#define _M5485EVB_H
 
16
 
 
17
/*
 
18
 * High Level Configuration Options
 
19
 * (easy to change)
 
20
 */
 
21
#define CONFIG_MCF547x_8x       /* define processor family */
 
22
#define CONFIG_M548x            /* define processor type */
 
23
#define CONFIG_M5485            /* define processor type */
 
24
 
 
25
#define CONFIG_MCFUART
 
26
#define CONFIG_SYS_UART_PORT            (0)
 
27
#define CONFIG_BAUDRATE         115200
 
28
 
 
29
#define CONFIG_HW_WATCHDOG
 
30
#define CONFIG_WATCHDOG_TIMEOUT 5000    /* timeout in milliseconds, max timeout is 6.71sec */
 
31
 
 
32
/* Command line configuration */
 
33
#include <config_cmd_default.h>
 
34
 
 
35
#define CONFIG_CMD_CACHE
 
36
#undef CONFIG_CMD_DATE
 
37
#define CONFIG_CMD_ELF
 
38
#define CONFIG_CMD_FLASH
 
39
#define CONFIG_CMD_I2C
 
40
#define CONFIG_CMD_MEMORY
 
41
#define CONFIG_CMD_MISC
 
42
#define CONFIG_CMD_MII
 
43
#define CONFIG_CMD_NET
 
44
#define CONFIG_CMD_PCI
 
45
#define CONFIG_CMD_PING
 
46
#define CONFIG_CMD_REGINFO
 
47
#define CONFIG_CMD_USB
 
48
 
 
49
#define CONFIG_SLTTMR
 
50
 
 
51
#define CONFIG_FSLDMAFEC
 
52
#ifdef CONFIG_FSLDMAFEC
 
53
#       define CONFIG_MII               1
 
54
#       define CONFIG_MII_INIT          1
 
55
#       define CONFIG_HAS_ETH1
 
56
 
 
57
#       define CONFIG_SYS_DMA_USE_INTSRAM       1
 
58
#       define CONFIG_SYS_DISCOVER_PHY
 
59
#       define CONFIG_SYS_RX_ETH_BUFFER 32
 
60
#       define CONFIG_SYS_TX_ETH_BUFFER 48
 
61
#       define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
 
62
 
 
63
#       define CONFIG_SYS_FEC0_PINMUX           0
 
64
#       define CONFIG_SYS_FEC0_MIIBASE          CONFIG_SYS_FEC0_IOBASE
 
65
#       define CONFIG_SYS_FEC1_PINMUX           0
 
66
#       define CONFIG_SYS_FEC1_MIIBASE          CONFIG_SYS_FEC0_IOBASE
 
67
 
 
68
#       define MCFFEC_TOUT_LOOP         50000
 
69
/* If CONFIG_SYS_DISCOVER_PHY is not defined - hardcoded */
 
70
#       ifndef CONFIG_SYS_DISCOVER_PHY
 
71
#               define FECDUPLEX        FULL
 
72
#               define FECSPEED         _100BASET
 
73
#       else
 
74
#               ifndef CONFIG_SYS_FAULT_ECHO_LINK_DOWN
 
75
#                       define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
 
76
#               endif
 
77
#       endif                   /* CONFIG_SYS_DISCOVER_PHY */
 
78
 
 
79
#       define CONFIG_ETHADDR   00:e0:0c:bc:e5:60
 
80
#       define CONFIG_ETH1ADDR  00:e0:0c:bc:e5:61
 
81
#       define CONFIG_IPADDR    192.162.1.2
 
82
#       define CONFIG_NETMASK   255.255.255.0
 
83
#       define CONFIG_SERVERIP  192.162.1.1
 
84
#       define CONFIG_GATEWAYIP 192.162.1.1
 
85
#       define CONFIG_OVERWRITE_ETHADDR_ONCE
 
86
 
 
87
#endif
 
88
 
 
89
#ifdef CONFIG_CMD_USB
 
90
#       define CONFIG_USB_STORAGE
 
91
#       define CONFIG_DOS_PARTITION
 
92
#       define CONFIG_USB_OHCI_NEW
 
93
#       ifndef CONFIG_CMD_PCI
 
94
#               define CONFIG_CMD_PCI
 
95
#       endif
 
96
/*#     define CONFIG_PCI_OHCI*/
 
97
#       define CONFIG_SYS_USB_OHCI_REGS_BASE            0x80041000
 
98
#       define CONFIG_SYS_USB_OHCI_MAX_ROOT_PORTS       15
 
99
#       define CONFIG_SYS_USB_OHCI_SLOT_NAME            "isp1561"
 
100
#       define CONFIG_SYS_OHCI_SWAP_REG_ACCESS
 
101
#endif
 
102
 
 
103
/* I2C */
 
104
#define CONFIG_SYS_I2C
 
105
#define CONFIG_SYS_I2C_FSL
 
106
#define CONFIG_SYS_FSL_I2C_SPEED        80000
 
107
#define CONFIG_SYS_FSL_I2C_SLAVE        0x7F
 
108
#define CONFIG_SYS_FSL_I2C_OFFSET       0x00008F00
 
109
#define CONFIG_SYS_IMMR         CONFIG_SYS_MBAR
 
110
 
 
111
/* PCI */
 
112
#ifdef CONFIG_CMD_PCI
 
113
#define CONFIG_PCI              1
 
114
#define CONFIG_PCI_PNP          1
 
115
#define CONFIG_PCIAUTO_SKIP_HOST_BRIDGE 1
 
116
 
 
117
#define CONFIG_SYS_PCI_MEM_BUS          0x80000000
 
118
#define CONFIG_SYS_PCI_MEM_PHYS CONFIG_SYS_PCI_MEM_BUS
 
119
#define CONFIG_SYS_PCI_MEM_SIZE 0x10000000
 
120
 
 
121
#define CONFIG_SYS_PCI_IO_BUS           0x71000000
 
122
#define CONFIG_SYS_PCI_IO_PHYS          CONFIG_SYS_PCI_IO_BUS
 
123
#define CONFIG_SYS_PCI_IO_SIZE          0x01000000
 
124
 
 
125
#define CONFIG_SYS_PCI_CFG_BUS          0x70000000
 
126
#define CONFIG_SYS_PCI_CFG_PHYS CONFIG_SYS_PCI_CFG_BUS
 
127
#define CONFIG_SYS_PCI_CFG_SIZE 0x01000000
 
128
#endif
 
129
 
 
130
#define CONFIG_BOOTDELAY        1       /* autoboot after 5 seconds */
 
131
#define CONFIG_UDP_CHECKSUM
 
132
 
 
133
#define CONFIG_HOSTNAME         M548xEVB
 
134
#define CONFIG_EXTRA_ENV_SETTINGS               \
 
135
        "netdev=eth0\0"                         \
 
136
        "loadaddr=10000\0"                      \
 
137
        "u-boot=u-boot.bin\0"                   \
 
138
        "load=tftp ${loadaddr) ${u-boot}\0"     \
 
139
        "upd=run load; run prog\0"              \
 
140
        "prog=prot off bank 1;"                 \
 
141
        "era ff800000 ff83ffff;"                \
 
142
        "cp.b ${loadaddr} ff800000 ${filesize};"\
 
143
        "save\0"                                \
 
144
        ""
 
145
 
 
146
#define CONFIG_PRAM             512     /* 512 KB */
 
147
#define CONFIG_SYS_PROMPT               "-> "
 
148
#define CONFIG_SYS_LONGHELP             /* undef to save memory */
 
149
 
 
150
#ifdef CONFIG_CMD_KGDB
 
151
#       define CONFIG_SYS_CBSIZE        1024    /* Console I/O Buffer Size */
 
152
#else
 
153
#       define CONFIG_SYS_CBSIZE        256     /* Console I/O Buffer Size */
 
154
#endif
 
155
 
 
156
#define CONFIG_SYS_PBSIZE               (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16)        /* Print Buffer Size */
 
157
#define CONFIG_SYS_MAXARGS              16      /* max number of command args */
 
158
#define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
 
159
#define CONFIG_SYS_LOAD_ADDR            0x00010000
 
160
 
 
161
#define CONFIG_SYS_CLK                  CONFIG_SYS_BUSCLK
 
162
#define CONFIG_SYS_CPU_CLK              CONFIG_SYS_CLK * 2
 
163
 
 
164
#define CONFIG_SYS_MBAR         0xF0000000
 
165
#define CONFIG_SYS_INTSRAM              (CONFIG_SYS_MBAR + 0x10000)
 
166
#define CONFIG_SYS_INTSRAMSZ            0x8000
 
167
 
 
168
/*#define CONFIG_SYS_LATCH_ADDR         (CONFIG_SYS_CS1_BASE + 0x80000)*/
 
169
 
 
170
/*
 
171
 * Low Level Configuration Settings
 
172
 * (address mappings, register initial values, etc.)
 
173
 * You should know what you are doing if you make changes here.
 
174
 */
 
175
/*-----------------------------------------------------------------------
 
176
 * Definitions for initial stack pointer and data area (in DPRAM)
 
177
 */
 
178
#define CONFIG_SYS_INIT_RAM_ADDR        0xF2000000
 
179
#define CONFIG_SYS_INIT_RAM_SIZE        0x1000  /* Size of used area in internal SRAM */
 
180
#define CONFIG_SYS_INIT_RAM_CTRL        0x21
 
181
#define CONFIG_SYS_INIT_RAM1_ADDR       (CONFIG_SYS_INIT_RAM_ADDR + CONFIG_SYS_INIT_RAM_SIZE)
 
182
#define CONFIG_SYS_INIT_RAM1_END        0x1000  /* End of used area in internal SRAM */
 
183
#define CONFIG_SYS_INIT_RAM1_CTRL       0x21
 
184
#define CONFIG_SYS_GBL_DATA_OFFSET      ((CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE) - 0x10)
 
185
#define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
 
186
 
 
187
/*-----------------------------------------------------------------------
 
188
 * Start addresses for the final memory configuration
 
189
 * (Set up by the startup code)
 
190
 * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
 
191
 */
 
192
#define CONFIG_SYS_SDRAM_BASE           0x00000000
 
193
#define CONFIG_SYS_SDRAM_CFG1           0x73711630
 
194
#define CONFIG_SYS_SDRAM_CFG2           0x46770000
 
195
#define CONFIG_SYS_SDRAM_CTRL           0xE10B0000
 
196
#define CONFIG_SYS_SDRAM_EMOD           0x40010000
 
197
#define CONFIG_SYS_SDRAM_MODE           0x018D0000
 
198
#define CONFIG_SYS_SDRAM_DRVSTRENGTH    0x000002AA
 
199
#ifdef CONFIG_SYS_DRAMSZ1
 
200
#       define CONFIG_SYS_SDRAM_SIZE    (CONFIG_SYS_DRAMSZ + CONFIG_SYS_DRAMSZ1)
 
201
#else
 
202
#       define CONFIG_SYS_SDRAM_SIZE    CONFIG_SYS_DRAMSZ
 
203
#endif
 
204
 
 
205
#define CONFIG_SYS_MEMTEST_START        CONFIG_SYS_SDRAM_BASE + 0x400
 
206
#define CONFIG_SYS_MEMTEST_END          ((CONFIG_SYS_SDRAM_SIZE - 3) << 20)
 
207
 
 
208
#define CONFIG_SYS_MONITOR_BASE (CONFIG_SYS_FLASH_BASE + 0x400)
 
209
#define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor */
 
210
 
 
211
#define CONFIG_SYS_BOOTPARAMS_LEN       64*1024
 
212
 
 
213
/* Reserve 256 kB for malloc() */
 
214
#define CONFIG_SYS_MALLOC_LEN           (256 << 10)
 
215
/*
 
216
 * For booting Linux, the board info and command line data
 
217
 * have to be in the first 8 MB of memory, since this is
 
218
 * the maximum mapped by the Linux kernel during initialization ??
 
219
 */
 
220
#define CONFIG_SYS_BOOTMAPSZ            (CONFIG_SYS_SDRAM_BASE + (CONFIG_SYS_SDRAM_SIZE << 20))
 
221
 
 
222
/*-----------------------------------------------------------------------
 
223
 * FLASH organization
 
224
 */
 
225
#define CONFIG_SYS_FLASH_CFI
 
226
#ifdef CONFIG_SYS_FLASH_CFI
 
227
#       define CONFIG_SYS_FLASH_BASE            (CONFIG_SYS_CS0_BASE)
 
228
#       define CONFIG_FLASH_CFI_DRIVER  1
 
229
#       define CONFIG_SYS_FLASH_CFI_WIDTH       FLASH_CFI_16BIT
 
230
#       define CONFIG_SYS_MAX_FLASH_SECT        137     /* max number of sectors on one chip */
 
231
#       define CONFIG_SYS_FLASH_PROTECTION      /* "Real" (hardware) sectors protection */
 
232
#       define CONFIG_SYS_FLASH_USE_BUFFER_WRITE
 
233
#ifdef CONFIG_SYS_NOR1SZ
 
234
#       define CONFIG_SYS_MAX_FLASH_BANKS       2       /* max number of memory banks */
 
235
#       define CONFIG_SYS_FLASH_SIZE            ((CONFIG_SYS_NOR1SZ + CONFIG_SYS_BOOTSZ) << 20)
 
236
#       define CONFIG_SYS_FLASH_BANKS_LIST      { CONFIG_SYS_CS0_BASE, CONFIG_SYS_CS1_BASE }
 
237
#else
 
238
#       define CONFIG_SYS_MAX_FLASH_BANKS       1       /* max number of memory banks */
 
239
#       define CONFIG_SYS_FLASH_SIZE            (CONFIG_SYS_BOOTSZ << 20)
 
240
#endif
 
241
#endif
 
242
 
 
243
/* Configuration for environment
 
244
 * Environment is not embedded in u-boot. First time runing may have env
 
245
 * crc error warning if there is no correct environment on the flash.
 
246
 */
 
247
#define CONFIG_ENV_OFFSET               0x40000
 
248
#define CONFIG_ENV_SECT_SIZE    0x10000
 
249
#define CONFIG_ENV_IS_IN_FLASH  1
 
250
 
 
251
/*-----------------------------------------------------------------------
 
252
 * Cache Configuration
 
253
 */
 
254
#define CONFIG_SYS_CACHELINE_SIZE       16
 
255
 
 
256
#define ICACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
 
257
                                         CONFIG_SYS_INIT_RAM_SIZE - 8)
 
258
#define DCACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
 
259
                                         CONFIG_SYS_INIT_RAM_SIZE - 4)
 
260
#define CONFIG_SYS_ICACHE_INV           (CF_CACR_BCINVA + CF_CACR_ICINVA + \
 
261
                                         CF_CACR_IDCM)
 
262
#define CONFIG_SYS_DCACHE_INV           (CF_CACR_DCINVA)
 
263
#define CONFIG_SYS_CACHE_ACR2           (CONFIG_SYS_SDRAM_BASE | \
 
264
                                         CF_ADDRMASK(CONFIG_SYS_SDRAM_SIZE) | \
 
265
                                         CF_ACR_EN | CF_ACR_SM_ALL)
 
266
#define CONFIG_SYS_CACHE_ICACR          (CF_CACR_BEC | CF_CACR_BCINVA | \
 
267
                                         CF_CACR_IEC | CF_CACR_ICINVA)
 
268
#define CONFIG_SYS_CACHE_DCACR          ((CONFIG_SYS_CACHE_ICACR | \
 
269
                                         CF_CACR_DEC | CF_CACR_DDCM_P | \
 
270
                                         CF_CACR_DCINVA) & ~CF_CACR_ICINVA)
 
271
 
 
272
/*-----------------------------------------------------------------------
 
273
 * Chipselect bank definitions
 
274
 */
 
275
/*
 
276
 * CS0 - NOR Flash 1, 2, 4, or 8MB
 
277
 * CS1 - NOR Flash
 
278
 * CS2 - Available
 
279
 * CS3 - Available
 
280
 * CS4 - Available
 
281
 * CS5 - Available
 
282
 */
 
283
#define CONFIG_SYS_CS0_BASE             0xFF800000
 
284
#define CONFIG_SYS_CS0_MASK             (((CONFIG_SYS_BOOTSZ << 20) - 1) & 0xFFFF0001)
 
285
#define CONFIG_SYS_CS0_CTRL             0x00101980
 
286
 
 
287
#ifdef CONFIG_SYS_NOR1SZ
 
288
#define CONFIG_SYS_CS1_BASE             0xE0000000
 
289
#define CONFIG_SYS_CS1_MASK             (((CONFIG_SYS_NOR1SZ << 20) - 1) & 0xFFFF0001)
 
290
#define CONFIG_SYS_CS1_CTRL             0x00101D80
 
291
#endif
 
292
 
 
293
#endif                          /* _M5485EVB_H */