← Back to branch summary

~pmdj/ubuntu/trusty/qemu/2.9+applesmc+fadtv3

« back to all changes in this revision

Viewing changes to roms/u-boot/arch/arm/include/asm/arch-at91/sama5d3.h

  • Committer: Phil Dennis-Jordan
  • Date: 2017-07-21 08:03:43 UTC
  • mfrom: (1.1.1)
  • Revision ID: phil@philjordan.eu-20170721080343-2yr2vdj7713czahv
New upstream release 2.9.0.

Show diffs side-by-side

added added

removed removed

Lines of Context:
roms/u-boot/arch/arm/include/asm/arch-at91/sama5d3.h
 
1
/*
 
2
 * Chip-specific header file for the SAMA5D3 family
 
3
 *
 
4
 * (C) 2012 - 2013 Atmel Corporation.
 
5
 * Bo Shen <voice.shen@atmel.com>
 
6
 *
 
7
 * Definitions for the SoC:
 
8
 * SAMA5D3
 
9
 *
 
10
 * SPDX-License-Identifier:     GPL-2.0+
 
11
 */
 
12
 
 
13
#ifndef SAMA5D3_H
 
14
#define SAMA5D3_H
 
15
 
 
16
/*
 
17
 * defines to be used in other places
 
18
 */
 
19
#define CONFIG_ARMV7            /* ARM A5 Core */
 
20
#define CONFIG_AT91FAMILY       /* it's a member of AT91 */
 
21
 
 
22
/*
 
23
 * Peripheral identifiers/interrupts.
 
24
 */
 
25
#define ATMEL_ID_FIQ    0       /* Advanced Interrupt Controller (FIQ) */
 
26
#define ATMEL_ID_SYS    1       /* System Controller Interrupt */
 
27
#define ATMEL_ID_DBGU   2       /* Debug Unit Interrupt */
 
28
#define ATMEL_ID_PIT    3       /* Periodic Interval Timer Interrupt */
 
29
#define ATMEL_ID_WDT    4       /* Watchdog timer Interrupt */
 
30
#define ATMEL_ID_SMC    5       /* Multi-bit ECC Interrupt */
 
31
#define ATMEL_ID_PIOA   6       /* Parallel I/O Controller A */
 
32
#define ATMEL_ID_PIOB   7       /* Parallel I/O Controller B */
 
33
#define ATMEL_ID_PIOC   8       /* Parallel I/O Controller C */
 
34
#define ATMEL_ID_PIOD   9       /* Parallel I/O Controller D */
 
35
#define ATMEL_ID_PIOE   10      /* Parallel I/O Controller E */
 
36
#define ATMEL_ID_SMD    11      /* SMD Soft Modem */
 
37
#define ATMEL_ID_USART0 12      /* USART 0 */
 
38
#define ATMEL_ID_USART1 13      /* USART 1 */
 
39
#define ATMEL_ID_USART2 14      /* USART 2 */
 
40
#define ATMEL_ID_USART3 15      /* USART 3 */
 
41
#define ATMEL_ID_UART0  16
 
42
#define ATMEL_ID_UART1  17
 
43
#define ATMEL_ID_TWI0   18      /* Two-Wire Interface 0 */
 
44
#define ATMEL_ID_TWI1   19      /* Two-Wire Interface 1 */
 
45
#define ATMEL_ID_TWI2   20      /* Two-Wire Interface 2 */
 
46
#define ATMEL_ID_MCI0   21      /* High Speed Multimedia Card Interface 0 */
 
47
#define ATMEL_ID_MCI1   22      /*  */
 
48
#define ATMEL_ID_MCI2   23      /*  */
 
49
#define ATMEL_ID_SPI0   24      /* Serial Peripheral Interface 0 */
 
50
#define ATMEL_ID_SPI1   25      /* Serial Peripheral Interface 1 */
 
51
#define ATMEL_ID_TC0    26      /* */
 
52
#define ATMEL_ID_TC1    27      /* */
 
53
#define ATMEL_ID_PWMC   28      /* Pulse Width Modulation Controller */
 
54
#define ATMEL_ID_TSC    29      /* Touch Screen ADC Controller */
 
55
#define ATMEL_ID_DMA0   30      /* DMA Controller */
 
56
#define ATMEL_ID_DMA1   31      /* DMA Controller */
 
57
#define ATMEL_ID_UHPHS  32      /* USB Host High Speed */
 
58
#define ATMEL_ID_UDPHS  33      /* USB Device High Speed */
 
59
#define ATMEL_ID_GMAC   34
 
60
#define ATMEL_ID_EMAC   35      /* Ethernet MAC */
 
61
#define ATMEL_ID_LCDC   36      /* LCD Controller */
 
62
#define ATMEL_ID_ISI    37      /* Image Sensor Interface */
 
63
#define ATMEL_ID_SSC0   38      /* Synchronous Serial Controller 0 */
 
64
#define ATMEL_ID_SSC1   39      /* Synchronous Serial Controller 1 */
 
65
#define ATMEL_ID_CAN0   40
 
66
#define ATMEL_ID_CAN1   41
 
67
#define ATMEL_ID_SHA    42
 
68
#define ATMEL_ID_AES    43
 
69
#define ATMEL_ID_TDES   44
 
70
#define ATMEL_ID_TRNG   45
 
71
#define ATMEL_ID_ARM    46
 
72
#define ATMEL_ID_IRQ0   47      /* Advanced Interrupt Controller */
 
73
#define ATMEL_ID_FUSE   48
 
74
#define ATMEL_ID_MPDDRC 49
 
75
 
 
76
/* sama5d3 series chip id definitions */
 
77
#define ARCH_ID_SAMA5D3         0x8a5c07c0
 
78
#define ARCH_EXID_SAMA5D31      0x00444300
 
79
#define ARCH_EXID_SAMA5D33      0x00414300
 
80
#define ARCH_EXID_SAMA5D34      0x00414301
 
81
#define ARCH_EXID_SAMA5D35      0x00584300
 
82
#define ARCH_EXID_SAMA5D36      0x00004301
 
83
 
 
84
#define cpu_is_sama5d3()        (get_chip_id() == ARCH_ID_SAMA5D3)
 
85
#define cpu_is_sama5d31()       (cpu_is_sama5d3() && \
 
86
                (get_extension_chip_id() == ARCH_EXID_SAMA5D31))
 
87
#define cpu_is_sama5d33()       (cpu_is_sama5d3() && \
 
88
                (get_extension_chip_id() == ARCH_EXID_SAMA5D33))
 
89
#define cpu_is_sama5d34()       (cpu_is_sama5d3() && \
 
90
                (get_extension_chip_id() == ARCH_EXID_SAMA5D34))
 
91
#define cpu_is_sama5d35()       (cpu_is_sama5d3() && \
 
92
                (get_extension_chip_id() == ARCH_EXID_SAMA5D35))
 
93
#define cpu_is_sama5d36()       (cpu_is_sama5d3() && \
 
94
                (get_extension_chip_id() == ARCH_EXID_SAMA5D36))
 
95
 
 
96
/*
 
97
 * User Peripherals physical base addresses.
 
98
 */
 
99
#define ATMEL_BASE_MCI0         0xf0000000
 
100
#define ATMEL_BASE_SPI0         0xf0004000
 
101
#define ATMEL_BASE_SSC0         0xf000C000
 
102
#define ATMEL_BASE_TC2          0xf0010000
 
103
#define ATMEL_BASE_TWI0         0xf0014000
 
104
#define ATMEL_BASE_TWI1         0xf0018000
 
105
#define ATMEL_BASE_USART0       0xf001c000
 
106
#define ATMEL_BASE_USART1       0xf0020000
 
107
#define ATMEL_BASE_UART0        0xf0024000
 
108
#define ATMEL_BASE_GMAC         0xf0028000
 
109
#define ATMEL_BASE_PWMC         0xf002c000
 
110
#define ATMEL_BASE_LCDC         0xf0030000
 
111
#define ATMEL_BASE_ISI          0xf0034000
 
112
#define ATMEL_BASE_SFR          0xf0038000
 
113
/* Reserved: 0xf003c000 - 0xf8000000 */
 
114
#define ATMEL_BASE_MCI1         0xf8000000
 
115
#define ATMEL_BASE_MCI2         0xf8004000
 
116
#define ATMEL_BASE_SPI1         0xf8008000
 
117
#define ATMEL_BASE_SSC1         0xf800c000
 
118
#define ATMEL_BASE_CAN1         0xf8010000
 
119
#define ATMEL_BASE_TC3          0xf8014000
 
120
#define ATMEL_BASE_TSADC        0xf8018000
 
121
#define ATMEL_BASE_TWI2         0xf801c000
 
122
#define ATMEL_BASE_USART2       0xf8020000
 
123
#define ATMEL_BASE_USART3       0xf8024000
 
124
#define ATMEL_BASE_UART1        0xf8028000
 
125
#define ATMEL_BASE_EMAC         0xf802c000
 
126
#define ATMEL_BASE_UDPHS        0xf8030000
 
127
#define ATMEL_BASE_SHA          0xf8034000
 
128
#define ATMEL_BASE_AES          0xf8038000
 
129
#define ATMEL_BASE_TDES         0xf803c000
 
130
#define ATMEL_BASE_TRNG         0xf8040000
 
131
/* Reserved:    0xf804400 - 0xffffc00 */
 
132
 
 
133
/*
 
134
 * System Peripherals physical base addresses.
 
135
 */
 
136
#define ATMEL_BASE_SYS          0xffffc000
 
137
#define ATMEL_BASE_SMC          0xffffc000
 
138
#define ATMEL_BASE_PMECC        (ATMEL_BASE_SMC + 0x070)
 
139
#define ATMEL_BASE_PMERRLOC     (ATMEL_BASE_SMC + 0x500)
 
140
#define ATMEL_BASE_FUSE         0xffffe400
 
141
#define ATMEL_BASE_DMAC0        0xffffe600
 
142
#define ATMEL_BASE_DMAC1        0xffffe800
 
143
#define ATMEL_BASE_MPDDRC       0xffffea00
 
144
#define ATMEL_BASE_MATRIX       0xffffec00
 
145
#define ATMEL_BASE_DBGU         0xffffee00
 
146
#define ATMEL_BASE_AIC          0xfffff000
 
147
#define ATMEL_BASE_PIOA         0xfffff200
 
148
#define ATMEL_BASE_PIOB         0xfffff400
 
149
#define ATMEL_BASE_PIOC         0xfffff600
 
150
#define ATMEL_BASE_PIOD         0xfffff800
 
151
#define ATMEL_BASE_PIOE         0xfffffa00
 
152
#define ATMEL_BASE_PMC          0xfffffc00
 
153
#define ATMEL_BASE_RSTC         0xfffffe00
 
154
#define ATMEL_BASE_SHDWN        0xfffffe10
 
155
#define ATMEL_BASE_PIT          0xfffffe30
 
156
#define ATMEL_BASE_WDT          0xfffffe40
 
157
#define ATMEL_BASE_SCKCR        0xfffffe50
 
158
#define ATMEL_BASE_GPBR         0xfffffe60
 
159
#define ATMEL_BASE_RTC          0xfffffeb0
 
160
/* Reserved:    0xfffffee0 - 0xffffffff */
 
161
 
 
162
/*
 
163
 * Internal Memory.
 
164
 */
 
165
#define ATMEL_BASE_ROM          0x00100000      /* Internal ROM base address */
 
166
#define ATMEL_BASE_SRAM         0x00200000      /* Internal ROM base address */
 
167
#define ATMEL_BASE_SRAM0        0x00300000      /* Internal SRAM base address */
 
168
#define ATMEL_BASE_SRAM1        0x00310000      /* Internal SRAM base address */
 
169
#define ATMEL_BASE_SMD          0x00400000      /* Internal ROM base address */
 
170
#define ATMEL_BASE_UDPHS_FIFO   0x00500000      /* USB Device HS controller */
 
171
#define ATMEL_BASE_OHCI         0x00600000      /* USB Host controller (OHCI) */
 
172
#define ATMEL_BASE_EHCI         0x00700000      /* USB Host controller (EHCI) */
 
173
#define ATMEL_BASE_AXI          0x00800000      /* Video Decoder Controller */
 
174
#define ATMEL_BASE_DAP          0x00900000      /* Video Decoder Controller */
 
175
 
 
176
/*
 
177
 * External memory
 
178
 */
 
179
#define ATMEL_BASE_CS0          0x10000000
 
180
#define ATMEL_BASE_DDRCS        0x20000000
 
181
#define ATMEL_BASE_CS1          0x40000000
 
182
#define ATMEL_BASE_CS2          0x50000000
 
183
#define ATMEL_BASE_CS3          0x60000000
 
184
 
 
185
/*
 
186
 * Other misc defines
 
187
 */
 
188
#define ATMEL_PIO_PORTS         5
 
189
#define CPU_HAS_PIO3
 
190
#define PIO_SCDR_DIV            0x3fff
 
191
 
 
192
/*
 
193
 * PMECC table in ROM
 
194
 */
 
195
#define ATMEL_PMECC_INDEX_OFFSET_512    0x10000
 
196
#define ATMEL_PMECC_INDEX_OFFSET_1024   0x18000
 
197
 
 
198
/*
 
199
 * SAMA5D3 specific prototypes
 
200
 */
 
201
#ifndef __ASSEMBLY__
 
202
unsigned int get_chip_id(void);
 
203
unsigned int get_extension_chip_id(void);
 
204
unsigned int has_emac(void);
 
205
unsigned int has_gmac(void);
 
206
unsigned int has_lcdc(void);
 
207
char *get_cpu_name(void);
 
208
#endif
 
209
 
 
210
#endif