← Back to branch summary

~pmdj/ubuntu/trusty/qemu/2.9+applesmc+fadtv3

« back to all changes in this revision

Viewing changes to roms/u-boot/include/configs/Adder.h

  • Committer: Phil Dennis-Jordan
  • Date: 2017-07-21 08:03:43 UTC
  • mfrom: (1.1.1)
  • Revision ID: phil@philjordan.eu-20170721080343-2yr2vdj7713czahv
New upstream release 2.9.0.

Show diffs side-by-side

added added

removed removed

Lines of Context:
roms/u-boot/include/configs/Adder.h
 
1
/*
 
2
 * Copyright (C) 2004-2005 Arabella Software Ltd.
 
3
 * Yuli Barcohen <yuli@arabellasw.com>
 
4
 *
 
5
 * Support for Analogue&Micro Adder boards family.
 
6
 * Tested on AdderII and Adder87x.
 
7
 *
 
8
 * SPDX-License-Identifier:     GPL-2.0+
 
9
 */
 
10
#ifndef __CONFIG_H
 
11
#define __CONFIG_H
 
12
 
 
13
#if !defined(CONFIG_MPC875) && !defined(CONFIG_MPC852T)
 
14
#define CONFIG_MPC875
 
15
#endif
 
16
 
 
17
#define CONFIG_ADDER                            /* Analogue&Micro Adder board   */
 
18
 
 
19
#define CONFIG_SYS_TEXT_BASE    0xFE000000
 
20
 
 
21
#define CONFIG_8xx_CONS_SMC1    1               /* Console is on SMC1           */
 
22
#define CONFIG_BAUDRATE         38400
 
23
 
 
24
#define CONFIG_ETHER_ON_FEC1
 
25
#define CONFIG_ETHER_ON_FEC2
 
26
#define CONFIG_HAS_ETH0
 
27
#define CONFIG_HAS_ETH1
 
28
 
 
29
#if defined(CONFIG_ETHER_ON_FEC1) || defined(CONFIG_ETHER_ON_FEC2)
 
30
#define CONFIG_SYS_DISCOVER_PHY
 
31
#define CONFIG_MII_INIT         1
 
32
#define FEC_ENET
 
33
#endif /* CONFIG_ETHER_ON_FEC || CONFIG_ETHER_ON_FEC2 */
 
34
 
 
35
#define CONFIG_8xx_OSCLK                10000000 /* 10 MHz oscillator on EXTCLK */
 
36
#define CONFIG_8xx_CPUCLK_DEFAULT       50000000
 
37
#define CONFIG_SYS_8xx_CPUCLK_MIN               40000000
 
38
#ifdef CONFIG_MPC852T
 
39
#define CONFIG_SYS_8xx_CPUCLK_MAX               50000000
 
40
#else
 
41
#define CONFIG_SYS_8xx_CPUCLK_MAX               133000000
 
42
#endif /* CONFIG_MPC852T */
 
43
 
 
44
 
 
45
/*
 
46
 * BOOTP options
 
47
 */
 
48
#define CONFIG_BOOTP_BOOTFILESIZE
 
49
#define CONFIG_BOOTP_BOOTPATH
 
50
#define CONFIG_BOOTP_GATEWAY
 
51
#define CONFIG_BOOTP_HOSTNAME
 
52
 
 
53
 
 
54
/*
 
55
 * Command line configuration.
 
56
 */
 
57
#include <config_cmd_default.h>
 
58
 
 
59
#define CONFIG_CMD_DHCP
 
60
#define CONFIG_CMD_IMMAP
 
61
#define CONFIG_CMD_MII
 
62
#define CONFIG_CMD_PING
 
63
 
 
64
 
 
65
#define CONFIG_BOOTDELAY        5               /* Autoboot after 5 seconds     */
 
66
#define CONFIG_BOOTCOMMAND      "bootm fe040000"        /* Autoboot command     */
 
67
#define CONFIG_BOOTARGS         "root=/dev/mtdblock1 rw mtdparts=1M(ROM)ro,-(root)"
 
68
 
 
69
#define CONFIG_BZIP2            /* Include support for bzip2 compressed images  */
 
70
#undef  CONFIG_WATCHDOG         /* Disable platform specific watchdog           */
 
71
 
 
72
/*-----------------------------------------------------------------------
 
73
 * Miscellaneous configurable options
 
74
 */
 
75
#define CONFIG_SYS_HUSH_PARSER
 
76
#define CONFIG_SYS_LONGHELP                             /* #undef to save memory        */
 
77
#define CONFIG_SYS_CBSIZE               256             /* Console I/O Buffer Size      */
 
78
#define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE + sizeof(CONFIG_SYS_PROMPT) + 16)  /* Print Buffer Size */
 
79
#define CONFIG_SYS_MAXARGS              16              /* Max number of command args   */
 
80
#define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
 
81
 
 
82
#define CONFIG_SYS_LOAD_ADDR            0x400000        /* Default load address         */
 
83
 
 
84
/*-----------------------------------------------------------------------
 
85
 * RAM configuration (note that CONFIG_SYS_SDRAM_BASE must be zero)
 
86
 */
 
87
#define CONFIG_SYS_SDRAM_BASE           0x00000000
 
88
#define CONFIG_SYS_SDRAM_MAX_SIZE       0x01000000      /* Up to 16 Mbyte               */
 
89
 
 
90
#define CONFIG_SYS_MAMR         0x00002114
 
91
 
 
92
/*
 
93
 * 4096 Up to 4096 SDRAM rows
 
94
 * 1000 factor s -> ms
 
95
 * 32   PTP (pre-divider from MPTPR)
 
96
 * 4    Number of refresh cycles per period
 
97
 * 64   Refresh cycle in ms per number of rows
 
98
 */
 
99
#define CONFIG_SYS_PTA_PER_CLK          ((4096 * 32 * 1000) / (4 * 64))
 
100
 
 
101
#define CONFIG_SYS_MEMTEST_START        0x00100000      /* memtest works on             */
 
102
#define CONFIG_SYS_MEMTEST_END          0x00500000      /* 1 ... 5 MB in SDRAM          */
 
103
 
 
104
#define CONFIG_SYS_RESET_ADDRESS        0x09900000
 
105
 
 
106
/*-----------------------------------------------------------------------
 
107
 * For booting Linux, the board info and command line data
 
108
 * have to be in the first 8 MB of memory, since this is
 
109
 * the maximum mapped by the Linux kernel during initialization.
 
110
 */
 
111
#define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
 
112
 
 
113
#define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_TEXT_BASE
 
114
#define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 KB for Monitor   */
 
115
#ifdef CONFIG_BZIP2
 
116
#define CONFIG_SYS_MALLOC_LEN           (2500 << 10)    /* Reserve ~2.5 MB for malloc() */
 
117
#else
 
118
#define CONFIG_SYS_MALLOC_LEN           (128 << 10)     /* Reserve 128 KB for malloc()  */
 
119
#endif /* CONFIG_BZIP2 */
 
120
 
 
121
/*-----------------------------------------------------------------------
 
122
 * Flash organisation
 
123
 */
 
124
#define CONFIG_SYS_FLASH_BASE           0xFE000000
 
125
#define CONFIG_SYS_FLASH_CFI                            /* The flash is CFI compatible  */
 
126
#define CONFIG_FLASH_CFI_DRIVER                 /* Use common CFI driver        */
 
127
#define CONFIG_SYS_MAX_FLASH_BANKS      1               /* Max number of flash banks    */
 
128
#define CONFIG_SYS_MAX_FLASH_SECT       128             /* Max num of sects on one chip */
 
129
 
 
130
/* Environment is in flash */
 
131
#define CONFIG_ENV_IS_IN_FLASH
 
132
#define CONFIG_ENV_SECT_SIZE    0x10000         /* We use one complete sector   */
 
133
#define CONFIG_ENV_ADDR         (CONFIG_SYS_MONITOR_BASE + CONFIG_SYS_MONITOR_LEN)
 
134
 
 
135
#define CONFIG_ENV_OVERWRITE
 
136
 
 
137
#define CONFIG_SYS_OR0_PRELIM           0xFF000774
 
138
#define CONFIG_SYS_BR0_PRELIM           (CONFIG_SYS_FLASH_BASE | BR_PS_16 | BR_MS_GPCM | BR_V)
 
139
 
 
140
#define CONFIG_SYS_DIRECT_FLASH_TFTP
 
141
 
 
142
/*-----------------------------------------------------------------------
 
143
 * Internal Memory Map Register
 
144
 */
 
145
#define CONFIG_SYS_IMMR         0xFF000000
 
146
 
 
147
/*-----------------------------------------------------------------------
 
148
 * Definitions for initial stack pointer and data area (in DPRAM)
 
149
 */
 
150
#define CONFIG_SYS_INIT_RAM_ADDR        CONFIG_SYS_IMMR
 
151
#define CONFIG_SYS_INIT_RAM_SIZE        0x2F00          /* Size of used area in DPRAM   */
 
152
#define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
 
153
#define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
 
154
 
 
155
/*-----------------------------------------------------------------------
 
156
 * Configuration registers
 
157
 */
 
158
#ifdef CONFIG_WATCHDOG
 
159
#define CONFIG_SYS_SYPCR                (SYPCR_SWTC | SYPCR_BMT | SYPCR_BME  | \
 
160
                                 SYPCR_SWF  | SYPCR_SWE | SYPCR_SWRI | \
 
161
                                 SYPCR_SWP)
 
162
#else
 
163
#define CONFIG_SYS_SYPCR                (SYPCR_SWTC | SYPCR_BMT | SYPCR_BME  | \
 
164
                                 SYPCR_SWF  | SYPCR_SWP)
 
165
#endif /* CONFIG_WATCHDOG */
 
166
 
 
167
#define CONFIG_SYS_SIUMCR               (SIUMCR_MLRC01 | SIUMCR_DBGC11)
 
168
 
 
169
/* TBSCR - Time Base Status and Control Register */
 
170
#define CONFIG_SYS_TBSCR                (TBSCR_TBF | TBSCR_TBE)
 
171
 
 
172
/* PISCR - Periodic Interrupt Status and Control */
 
173
#define CONFIG_SYS_PISCR                (PISCR_PS | PISCR_PITF)
 
174
 
 
175
/* PLPRCR - PLL, Low-Power, and Reset Control Register */
 
176
/* #define CONFIG_SYS_PLPRCR            PLPRCR_TEXPS */
 
177
 
 
178
/* SCCR - System Clock and reset Control Register */
 
179
#define SCCR_MASK               SCCR_EBDF11
 
180
#define CONFIG_SYS_SCCR         SCCR_RTSEL
 
181
 
 
182
#define CONFIG_SYS_DER                  0
 
183
 
 
184
/*-----------------------------------------------------------------------
 
185
 * Cache Configuration
 
186
 */
 
187
#define CONFIG_SYS_CACHELINE_SIZE       16      /* For all MPC8xx chips                 */
 
188
 
 
189
/* pass open firmware flat tree */
 
190
#define CONFIG_OF_LIBFDT        1
 
191
#define CONFIG_OF_BOARD_SETUP   1
 
192
 
 
193
#endif /* __CONFIG_H */