← Back to branch summary

~pmdj/ubuntu/trusty/qemu/2.9+applesmc+fadtv3

« back to all changes in this revision

Viewing changes to roms/u-boot/include/configs/vpac270.h

  • Committer: Phil Dennis-Jordan
  • Date: 2017-07-21 08:03:43 UTC
  • mfrom: (1.1.1)
  • Revision ID: phil@philjordan.eu-20170721080343-2yr2vdj7713czahv
New upstream release 2.9.0.

Show diffs side-by-side

added added

removed removed

Lines of Context:
roms/u-boot/include/configs/vpac270.h
 
1
/*
 
2
 * Voipac PXA270 configuration file
 
3
 *
 
4
 * Copyright (C) 2010 Marek Vasut <marek.vasut@gmail.com>
 
5
 *
 
6
 * SPDX-License-Identifier:     GPL-2.0+
 
7
 */
 
8
 
 
9
#ifndef __CONFIG_H
 
10
#define __CONFIG_H
 
11
 
 
12
/*
 
13
 * High Level Board Configuration Options
 
14
 */
 
15
#define CONFIG_CPU_PXA27X               1       /* Marvell PXA270 CPU */
 
16
#define CONFIG_VPAC270          1       /* Voipac PXA270 board */
 
17
#define CONFIG_SYS_TEXT_BASE    0xa0000000
 
18
 
 
19
#ifdef  CONFIG_ONENAND
 
20
#define CONFIG_SPL
 
21
#define CONFIG_SPL_ONENAND_SUPPORT
 
22
#define CONFIG_SPL_ONENAND_LOAD_ADDR    0x2000
 
23
#define CONFIG_SPL_ONENAND_LOAD_SIZE    \
 
24
        (512 * 1024 - CONFIG_SPL_ONENAND_LOAD_ADDR)
 
25
#define CONFIG_SPL_TEXT_BASE    0x5c000000
 
26
#define CONFIG_SPL_LDSCRIPT     "board/vpac270/u-boot-spl.lds"
 
27
#endif
 
28
 
 
29
/*
 
30
 * Environment settings
 
31
 */
 
32
#define CONFIG_ENV_OVERWRITE
 
33
#define CONFIG_SYS_MALLOC_LEN           (128*1024)
 
34
#define CONFIG_ARCH_CPU_INIT
 
35
#define CONFIG_BOOTCOMMAND                                              \
 
36
        "if mmc init && fatload mmc 0 0xa4000000 uImage; then "         \
 
37
                "bootm 0xa4000000; "                                    \
 
38
        "fi; "                                                          \
 
39
        "if usb reset && fatload usb 0 0xa4000000 uImage; then "        \
 
40
                "bootm 0xa4000000; "                                    \
 
41
        "fi; "                                                          \
 
42
        "if ide reset && fatload ide 0 0xa4000000 uImage; then "        \
 
43
                "bootm 0xa4000000; "                                    \
 
44
        "fi; "                                                          \
 
45
        "bootm 0x60000;"
 
46
 
 
47
#define CONFIG_EXTRA_ENV_SETTINGS                                       \
 
48
        "update_onenand="                                               \
 
49
                "onenand erase 0x0 0x80000 ; "                          \
 
50
                "onenand write 0xa0000000 0x0 0x80000"
 
51
 
 
52
#define CONFIG_BOOTARGS                 "console=tty0 console=ttyS0,115200"
 
53
#define CONFIG_TIMESTAMP
 
54
#define CONFIG_BOOTDELAY                2       /* Autoboot delay */
 
55
#define CONFIG_CMDLINE_TAG
 
56
#define CONFIG_SETUP_MEMORY_TAGS
 
57
#define CONFIG_LZMA                     /* LZMA compression support */
 
58
#define CONFIG_OF_LIBFDT
 
59
 
 
60
/*
 
61
 * Serial Console Configuration
 
62
 */
 
63
#define CONFIG_PXA_SERIAL
 
64
#define CONFIG_FFUART                   1
 
65
#define CONFIG_CONS_INDEX               3
 
66
#define CONFIG_BAUDRATE                 115200
 
67
 
 
68
/*
 
69
 * Bootloader Components Configuration
 
70
 */
 
71
#include <config_cmd_default.h>
 
72
 
 
73
#define CONFIG_CMD_NET
 
74
#define CONFIG_CMD_ENV
 
75
#undef  CONFIG_CMD_IMLS
 
76
#define CONFIG_CMD_MMC
 
77
#define CONFIG_CMD_USB
 
78
#undef  CONFIG_LCD
 
79
#define CONFIG_CMD_IDE
 
80
 
 
81
#ifdef  CONFIG_ONENAND
 
82
#undef  CONFIG_CMD_FLASH
 
83
#define CONFIG_CMD_ONENAND
 
84
#else
 
85
#define CONFIG_CMD_FLASH
 
86
#undef  CONFIG_CMD_ONENAND
 
87
#endif
 
88
 
 
89
/*
 
90
 * Networking Configuration
 
91
 *  chip on the Voipac PXA270 board
 
92
 */
 
93
#ifdef  CONFIG_CMD_NET
 
94
#define CONFIG_CMD_PING
 
95
#define CONFIG_CMD_DHCP
 
96
 
 
97
#define CONFIG_DRIVER_DM9000            1
 
98
#define CONFIG_DM9000_BASE              0x08000300      /* CS2 */
 
99
#define DM9000_IO                       (CONFIG_DM9000_BASE)
 
100
#define DM9000_DATA                     (CONFIG_DM9000_BASE + 4)
 
101
#define CONFIG_NET_RETRY_COUNT          10
 
102
 
 
103
#define CONFIG_BOOTP_BOOTFILESIZE
 
104
#define CONFIG_BOOTP_BOOTPATH
 
105
#define CONFIG_BOOTP_GATEWAY
 
106
#define CONFIG_BOOTP_HOSTNAME
 
107
#endif
 
108
 
 
109
/*
 
110
 * MMC Card Configuration
 
111
 */
 
112
#ifdef  CONFIG_CMD_MMC
 
113
#define CONFIG_MMC
 
114
#define CONFIG_GENERIC_MMC
 
115
#define CONFIG_PXA_MMC_GENERIC
 
116
#define CONFIG_SYS_MMC_BASE             0xF0000000
 
117
#define CONFIG_CMD_FAT
 
118
#define CONFIG_CMD_EXT2
 
119
#define CONFIG_DOS_PARTITION
 
120
#endif
 
121
 
 
122
/*
 
123
 * KGDB
 
124
 */
 
125
#ifdef  CONFIG_CMD_KGDB
 
126
#define CONFIG_KGDB_BAUDRATE            230400  /* kgdb serial port speed */
 
127
#endif
 
128
 
 
129
/*
 
130
 * HUSH Shell Configuration
 
131
 */
 
132
#define CONFIG_SYS_HUSH_PARSER          1
 
133
 
 
134
#define CONFIG_SYS_LONGHELP
 
135
#ifdef  CONFIG_SYS_HUSH_PARSER
 
136
#define CONFIG_SYS_PROMPT               "$ "
 
137
#else
 
138
#endif
 
139
#define CONFIG_SYS_CBSIZE               256
 
140
#define CONFIG_SYS_PBSIZE               \
 
141
        (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16)
 
142
#define CONFIG_SYS_MAXARGS              16
 
143
#define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE
 
144
#define CONFIG_SYS_DEVICE_NULLDEV       1
 
145
#define CONFIG_CMDLINE_EDITING          1
 
146
#define CONFIG_AUTO_COMPLETE            1
 
147
 
 
148
/*
 
149
 * Clock Configuration
 
150
 */
 
151
#define CONFIG_SYS_CPUSPEED             0x190           /* 312MHz */
 
152
 
 
153
 
 
154
/*
 
155
 * DRAM Map
 
156
 */
 
157
#define CONFIG_NR_DRAM_BANKS            2               /* 2 banks of DRAM */
 
158
#define PHYS_SDRAM_1                    0xa0000000      /* SDRAM Bank #1 */
 
159
#define PHYS_SDRAM_1_SIZE               0x08000000      /* 128 MB */
 
160
 
 
161
#ifdef  CONFIG_RAM_256M
 
162
#define PHYS_SDRAM_2                    0x80000000      /* SDRAM Bank #2 */
 
163
#define PHYS_SDRAM_2_SIZE               0x08000000      /* 128 MB */
 
164
#endif
 
165
 
 
166
#define CONFIG_SYS_DRAM_BASE            0xa0000000      /* CS0 */
 
167
#ifdef  CONFIG_RAM_256M
 
168
#define CONFIG_SYS_DRAM_SIZE            0x10000000      /* 256 MB DRAM */
 
169
#else
 
170
#define CONFIG_SYS_DRAM_SIZE            0x08000000      /* 128 MB DRAM */
 
171
#endif
 
172
 
 
173
#define CONFIG_SYS_MEMTEST_START        0xa0400000      /* memtest works on */
 
174
#define CONFIG_SYS_MEMTEST_END          0xa0800000      /* 4 ... 8 MB in DRAM */
 
175
 
 
176
#define CONFIG_SYS_LOAD_ADDR            PHYS_SDRAM_1
 
177
#define CONFIG_SYS_SDRAM_BASE           PHYS_SDRAM_1
 
178
#define CONFIG_SYS_INIT_SP_ADDR         0x5c010000
 
179
 
 
180
/*
 
181
 * NOR FLASH
 
182
 */
 
183
#define CONFIG_SYS_MONITOR_BASE         0x0
 
184
#define CONFIG_SYS_MONITOR_LEN          0x80000
 
185
#define CONFIG_ENV_ADDR                 \
 
186
                        (CONFIG_SYS_MONITOR_BASE + CONFIG_SYS_MONITOR_LEN)
 
187
#define CONFIG_ENV_SIZE                 0x20000
 
188
#define CONFIG_ENV_SECT_SIZE            0x20000
 
189
 
 
190
#if     defined(CONFIG_CMD_FLASH)       /* NOR */
 
191
#define PHYS_FLASH_1                    0x00000000      /* Flash Bank #1 */
 
192
 
 
193
#ifdef  CONFIG_RAM_256M
 
194
#define PHYS_FLASH_2                    0x02000000      /* Flash Bank #2 */
 
195
#endif
 
196
 
 
197
#define CONFIG_SYS_FLASH_CFI
 
198
#define CONFIG_FLASH_CFI_DRIVER         1
 
199
 
 
200
#define CONFIG_SYS_MAX_FLASH_SECT       (4 + 255)
 
201
#ifdef  CONFIG_RAM_256M
 
202
#define CONFIG_SYS_MAX_FLASH_BANKS      2
 
203
#define CONFIG_SYS_FLASH_BANKS_LIST     { PHYS_FLASH_1, PHYS_FLASH_2 }
 
204
#else
 
205
#define CONFIG_SYS_MAX_FLASH_BANKS      1
 
206
#define CONFIG_SYS_FLASH_BASE           PHYS_FLASH_1
 
207
#endif
 
208
 
 
209
#define CONFIG_SYS_FLASH_ERASE_TOUT     (25*CONFIG_SYS_HZ)
 
210
#define CONFIG_SYS_FLASH_WRITE_TOUT     (25*CONFIG_SYS_HZ)
 
211
 
 
212
#define CONFIG_SYS_FLASH_USE_BUFFER_WRITE       1
 
213
#define CONFIG_SYS_FLASH_PROTECTION             1
 
214
 
 
215
#define CONFIG_ENV_IS_IN_FLASH          1
 
216
 
 
217
#elif   defined(CONFIG_CMD_ONENAND)     /* OneNAND */
 
218
#define CONFIG_SYS_NO_FLASH
 
219
#define CONFIG_SYS_ONENAND_BASE         0x00000000
 
220
 
 
221
#define CONFIG_ENV_IS_IN_ONENAND        1
 
222
 
 
223
#else   /* No flash */
 
224
#define CONFIG_SYS_NO_FLASH
 
225
#define CONFIG_SYS_ENV_IS_NOWHERE
 
226
#endif
 
227
 
 
228
/*
 
229
 * IDE
 
230
 */
 
231
#ifdef  CONFIG_CMD_IDE
 
232
#define CONFIG_LBA48
 
233
#undef  CONFIG_IDE_LED
 
234
#undef  CONFIG_IDE_RESET
 
235
 
 
236
#define __io
 
237
 
 
238
#define CONFIG_SYS_IDE_MAXBUS           1
 
239
#define CONFIG_SYS_IDE_MAXDEVICE        1
 
240
 
 
241
#define CONFIG_SYS_ATA_BASE_ADDR        0x0c000000
 
242
#define CONFIG_SYS_ATA_IDE0_OFFSET      0x0
 
243
 
 
244
#define CONFIG_SYS_ATA_DATA_OFFSET      0x120
 
245
#define CONFIG_SYS_ATA_REG_OFFSET       0x120
 
246
#define CONFIG_SYS_ATA_ALT_OFFSET       0x120
 
247
 
 
248
#define CONFIG_SYS_ATA_STRIDE           2
 
249
#endif
 
250
 
 
251
/*
 
252
 * GPIO settings
 
253
 */
 
254
#define CONFIG_SYS_GPSR0_VAL    0x01308800
 
255
#define CONFIG_SYS_GPSR1_VAL    0x00cf0000
 
256
#define CONFIG_SYS_GPSR2_VAL    0x922ac000
 
257
#define CONFIG_SYS_GPSR3_VAL    0x0161e800
 
258
 
 
259
#define CONFIG_SYS_GPCR0_VAL    0x00010000
 
260
#define CONFIG_SYS_GPCR1_VAL    0x0
 
261
#define CONFIG_SYS_GPCR2_VAL    0x0
 
262
#define CONFIG_SYS_GPCR3_VAL    0x0
 
263
 
 
264
#define CONFIG_SYS_GPDR0_VAL    0xcbb18800
 
265
#define CONFIG_SYS_GPDR1_VAL    0xfccfa981
 
266
#define CONFIG_SYS_GPDR2_VAL    0x922affff
 
267
#define CONFIG_SYS_GPDR3_VAL    0x0161e904
 
268
 
 
269
#define CONFIG_SYS_GAFR0_L_VAL  0x00100000
 
270
#define CONFIG_SYS_GAFR0_U_VAL  0xa5da8510
 
271
#define CONFIG_SYS_GAFR1_L_VAL  0x6992901a
 
272
#define CONFIG_SYS_GAFR1_U_VAL  0xaaa5a0aa
 
273
#define CONFIG_SYS_GAFR2_L_VAL  0xaaaaaaaa
 
274
#define CONFIG_SYS_GAFR2_U_VAL  0x4109a401
 
275
#define CONFIG_SYS_GAFR3_L_VAL  0x54010310
 
276
#define CONFIG_SYS_GAFR3_U_VAL  0x00025401
 
277
 
 
278
#define CONFIG_SYS_PSSR_VAL     0x30
 
279
 
 
280
/*
 
281
 * Clock settings
 
282
 */
 
283
#define CONFIG_SYS_CKEN         0x00500240
 
284
#define CONFIG_SYS_CCCR         0x02000290
 
285
 
 
286
/*
 
287
 * Memory settings
 
288
 */
 
289
#define CONFIG_SYS_MSC0_VAL     0x3ffc95f9
 
290
#define CONFIG_SYS_MSC1_VAL     0x02ccf974
 
291
#define CONFIG_SYS_MSC2_VAL     0x00000000
 
292
#ifdef  CONFIG_RAM_256M
 
293
#define CONFIG_SYS_MDCNFG_VAL   0x8ad30ad3
 
294
#else
 
295
#define CONFIG_SYS_MDCNFG_VAL   0x88000ad3
 
296
#endif
 
297
#define CONFIG_SYS_MDREFR_VAL   0x201fe01e
 
298
#define CONFIG_SYS_MDMRS_VAL    0x00000000
 
299
#define CONFIG_SYS_FLYCNFG_VAL  0x00000000
 
300
#define CONFIG_SYS_SXCNFG_VAL   0x40044004
 
301
#define CONFIG_SYS_MEM_BUF_IMP  0x0f
 
302
 
 
303
/*
 
304
 * PCMCIA and CF Interfaces
 
305
 */
 
306
#define CONFIG_SYS_MECR_VAL     0x00000001
 
307
#define CONFIG_SYS_MCMEM0_VAL   0x00014307
 
308
#define CONFIG_SYS_MCMEM1_VAL   0x00014307
 
309
#define CONFIG_SYS_MCATT0_VAL   0x0001c787
 
310
#define CONFIG_SYS_MCATT1_VAL   0x0001c787
 
311
#define CONFIG_SYS_MCIO0_VAL    0x0001430f
 
312
#define CONFIG_SYS_MCIO1_VAL    0x0001430f
 
313
 
 
314
/*
 
315
 * LCD
 
316
 */
 
317
#ifdef  CONFIG_LCD
 
318
#define CONFIG_VOIPAC_LCD
 
319
#endif
 
320
 
 
321
/*
 
322
 * USB
 
323
 */
 
324
#ifdef  CONFIG_CMD_USB
 
325
#define CONFIG_USB_OHCI_NEW
 
326
#define CONFIG_SYS_USB_OHCI_CPU_INIT
 
327
#define CONFIG_SYS_USB_OHCI_BOARD_INIT
 
328
#define CONFIG_SYS_USB_OHCI_MAX_ROOT_PORTS      2
 
329
#define CONFIG_SYS_USB_OHCI_REGS_BASE   0x4C000000
 
330
#define CONFIG_SYS_USB_OHCI_SLOT_NAME   "vpac270"
 
331
#define CONFIG_USB_STORAGE
 
332
#endif
 
333
 
 
334
#endif  /* __CONFIG_H */