← Back to branch summary

~ubuntu-branches/ubuntu/precise/linux-lowlatency/precise

« back to all changes in this revision

Viewing changes to arch/arm/mach-omap1/irq.c

  • Committer: Package Import Robot
  • Author(s): Alessio Igor Bogani
  • Date: 2011-10-26 11:13:05 UTC
  • Revision ID: package-import@ubuntu.com-20111026111305-tz023xykf0i6eosh
Tags: upstream-3.2.0
Import upstream version 3.2.0

Show diffs side-by-side

added added

removed removed

Lines of Context:
arch/arm/mach-omap1/irq.c
 
1
/*
 
2
 * linux/arch/arm/mach-omap1/irq.c
 
3
 *
 
4
 * Interrupt handler for all OMAP boards
 
5
 *
 
6
 * Copyright (C) 2004 Nokia Corporation
 
7
 * Written by Tony Lindgren <tony@atomide.com>
 
8
 * Major cleanups by Juha Yrjölä <juha.yrjola@nokia.com>
 
9
 *
 
10
 * Completely re-written to support various OMAP chips with bank specific
 
11
 * interrupt handlers.
 
12
 *
 
13
 * Some snippets of the code taken from the older OMAP interrupt handler
 
14
 * Copyright (C) 2001 RidgeRun, Inc. Greg Lonnon <glonnon@ridgerun.com>
 
15
 *
 
16
 * GPIO interrupt handler moved to gpio.c by Juha Yrjola
 
17
 *
 
18
 * This program is free software; you can redistribute it and/or modify it
 
19
 * under the terms of the GNU General Public License as published by the
 
20
 * Free Software Foundation; either version 2 of the License, or (at your
 
21
 * option) any later version.
 
22
 *
 
23
 * THIS SOFTWARE IS PROVIDED ``AS IS'' AND ANY EXPRESS OR IMPLIED
 
24
 * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
 
25
 * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN
 
26
 * NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
 
27
 * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
 
28
 * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF
 
29
 * USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
 
30
 * ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
 
31
 * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
 
32
 * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
 
33
 *
 
34
 * You should have received a copy of the  GNU General Public License along
 
35
 * with this program; if not, write  to the Free Software Foundation, Inc.,
 
36
 * 675 Mass Ave, Cambridge, MA 02139, USA.
 
37
 */
 
38
#include <linux/gpio.h>
 
39
#include <linux/init.h>
 
40
#include <linux/module.h>
 
41
#include <linux/sched.h>
 
42
#include <linux/interrupt.h>
 
43
#include <linux/io.h>
 
44
 
 
45
#include <mach/hardware.h>
 
46
#include <asm/irq.h>
 
47
#include <asm/mach/irq.h>
 
48
#include <plat/cpu.h>
 
49
 
 
50
#define IRQ_BANK(irq) ((irq) >> 5)
 
51
#define IRQ_BIT(irq)  ((irq) & 0x1f)
 
52
 
 
53
struct omap_irq_bank {
 
54
        unsigned long base_reg;
 
55
        unsigned long trigger_map;
 
56
        unsigned long wake_enable;
 
57
};
 
58
 
 
59
u32 omap_irq_flags;
 
60
static unsigned int irq_bank_count;
 
61
static struct omap_irq_bank *irq_banks;
 
62
 
 
63
static inline unsigned int irq_bank_readl(int bank, int offset)
 
64
{
 
65
        return omap_readl(irq_banks[bank].base_reg + offset);
 
66
}
 
67
 
 
68
static inline void irq_bank_writel(unsigned long value, int bank, int offset)
 
69
{
 
70
        omap_writel(value, irq_banks[bank].base_reg + offset);
 
71
}
 
72
 
 
73
static void omap_ack_irq(struct irq_data *d)
 
74
{
 
75
        if (d->irq > 31)
 
76
                omap_writel(0x1, OMAP_IH2_BASE + IRQ_CONTROL_REG_OFFSET);
 
77
 
 
78
        omap_writel(0x1, OMAP_IH1_BASE + IRQ_CONTROL_REG_OFFSET);
 
79
}
 
80
 
 
81
static void omap_mask_irq(struct irq_data *d)
 
82
{
 
83
        int bank = IRQ_BANK(d->irq);
 
84
        u32 l;
 
85
 
 
86
        l = omap_readl(irq_banks[bank].base_reg + IRQ_MIR_REG_OFFSET);
 
87
        l |= 1 << IRQ_BIT(d->irq);
 
88
        omap_writel(l, irq_banks[bank].base_reg + IRQ_MIR_REG_OFFSET);
 
89
}
 
90
 
 
91
static void omap_unmask_irq(struct irq_data *d)
 
92
{
 
93
        int bank = IRQ_BANK(d->irq);
 
94
        u32 l;
 
95
 
 
96
        l = omap_readl(irq_banks[bank].base_reg + IRQ_MIR_REG_OFFSET);
 
97
        l &= ~(1 << IRQ_BIT(d->irq));
 
98
        omap_writel(l, irq_banks[bank].base_reg + IRQ_MIR_REG_OFFSET);
 
99
}
 
100
 
 
101
static void omap_mask_ack_irq(struct irq_data *d)
 
102
{
 
103
        omap_mask_irq(d);
 
104
        omap_ack_irq(d);
 
105
}
 
106
 
 
107
static int omap_wake_irq(struct irq_data *d, unsigned int enable)
 
108
{
 
109
        int bank = IRQ_BANK(d->irq);
 
110
 
 
111
        if (enable)
 
112
                irq_banks[bank].wake_enable |= IRQ_BIT(d->irq);
 
113
        else
 
114
                irq_banks[bank].wake_enable &= ~IRQ_BIT(d->irq);
 
115
 
 
116
        return 0;
 
117
}
 
118
 
 
119
 
 
120
/*
 
121
 * Allows tuning the IRQ type and priority
 
122
 *
 
123
 * NOTE: There is currently no OMAP fiq handler for Linux. Read the
 
124
 *       mailing list threads on FIQ handlers if you are planning to
 
125
 *       add a FIQ handler for OMAP.
 
126
 */
 
127
static void omap_irq_set_cfg(int irq, int fiq, int priority, int trigger)
 
128
{
 
129
        signed int bank;
 
130
        unsigned long val, offset;
 
131
 
 
132
        bank = IRQ_BANK(irq);
 
133
        /* FIQ is only available on bank 0 interrupts */
 
134
        fiq = bank ? 0 : (fiq & 0x1);
 
135
        val = fiq | ((priority & 0x1f) << 2) | ((trigger & 0x1) << 1);
 
136
        offset = IRQ_ILR0_REG_OFFSET + IRQ_BIT(irq) * 0x4;
 
137
        irq_bank_writel(val, bank, offset);
 
138
}
 
139
 
 
140
#if defined (CONFIG_ARCH_OMAP730) || defined (CONFIG_ARCH_OMAP850)
 
141
static struct omap_irq_bank omap7xx_irq_banks[] = {
 
142
        { .base_reg = OMAP_IH1_BASE,            .trigger_map = 0xb3f8e22f },
 
143
        { .base_reg = OMAP_IH2_BASE,            .trigger_map = 0xfdb9c1f2 },
 
144
        { .base_reg = OMAP_IH2_BASE + 0x100,    .trigger_map = 0x800040f3 },
 
145
};
 
146
#endif
 
147
 
 
148
#ifdef CONFIG_ARCH_OMAP15XX
 
149
static struct omap_irq_bank omap1510_irq_banks[] = {
 
150
        { .base_reg = OMAP_IH1_BASE,            .trigger_map = 0xb3febfff },
 
151
        { .base_reg = OMAP_IH2_BASE,            .trigger_map = 0xffbfffed },
 
152
};
 
153
static struct omap_irq_bank omap310_irq_banks[] = {
 
154
        { .base_reg = OMAP_IH1_BASE,            .trigger_map = 0xb3faefc3 },
 
155
        { .base_reg = OMAP_IH2_BASE,            .trigger_map = 0x65b3c061 },
 
156
};
 
157
#endif
 
158
 
 
159
#if defined(CONFIG_ARCH_OMAP16XX)
 
160
 
 
161
static struct omap_irq_bank omap1610_irq_banks[] = {
 
162
        { .base_reg = OMAP_IH1_BASE,            .trigger_map = 0xb3fefe8f },
 
163
        { .base_reg = OMAP_IH2_BASE,            .trigger_map = 0xfdb7c1fd },
 
164
        { .base_reg = OMAP_IH2_BASE + 0x100,    .trigger_map = 0xffffb7ff },
 
165
        { .base_reg = OMAP_IH2_BASE + 0x200,    .trigger_map = 0xffffffff },
 
166
};
 
167
#endif
 
168
 
 
169
static struct irq_chip omap_irq_chip = {
 
170
        .name           = "MPU",
 
171
        .irq_ack        = omap_mask_ack_irq,
 
172
        .irq_mask       = omap_mask_irq,
 
173
        .irq_unmask     = omap_unmask_irq,
 
174
        .irq_set_wake   = omap_wake_irq,
 
175
};
 
176
 
 
177
void __init omap1_init_irq(void)
 
178
{
 
179
        int i, j;
 
180
 
 
181
#if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
 
182
        if (cpu_is_omap7xx()) {
 
183
                omap_irq_flags = INT_7XX_IH2_IRQ;
 
184
                irq_banks = omap7xx_irq_banks;
 
185
                irq_bank_count = ARRAY_SIZE(omap7xx_irq_banks);
 
186
        }
 
187
#endif
 
188
#ifdef CONFIG_ARCH_OMAP15XX
 
189
        if (cpu_is_omap1510()) {
 
190
                omap_irq_flags = INT_1510_IH2_IRQ;
 
191
                irq_banks = omap1510_irq_banks;
 
192
                irq_bank_count = ARRAY_SIZE(omap1510_irq_banks);
 
193
        }
 
194
        if (cpu_is_omap310()) {
 
195
                omap_irq_flags = INT_1510_IH2_IRQ;
 
196
                irq_banks = omap310_irq_banks;
 
197
                irq_bank_count = ARRAY_SIZE(omap310_irq_banks);
 
198
        }
 
199
#endif
 
200
#if defined(CONFIG_ARCH_OMAP16XX)
 
201
        if (cpu_is_omap16xx()) {
 
202
                omap_irq_flags = INT_1510_IH2_IRQ;
 
203
                irq_banks = omap1610_irq_banks;
 
204
                irq_bank_count = ARRAY_SIZE(omap1610_irq_banks);
 
205
        }
 
206
#endif
 
207
        printk("Total of %i interrupts in %i interrupt banks\n",
 
208
               irq_bank_count * 32, irq_bank_count);
 
209
 
 
210
        /* Mask and clear all interrupts */
 
211
        for (i = 0; i < irq_bank_count; i++) {
 
212
                irq_bank_writel(~0x0, i, IRQ_MIR_REG_OFFSET);
 
213
                irq_bank_writel(0x0, i, IRQ_ITR_REG_OFFSET);
 
214
        }
 
215
 
 
216
        /* Clear any pending interrupts */
 
217
        irq_bank_writel(0x03, 0, IRQ_CONTROL_REG_OFFSET);
 
218
        irq_bank_writel(0x03, 1, IRQ_CONTROL_REG_OFFSET);
 
219
 
 
220
        /* Enable interrupts in global mask */
 
221
        if (cpu_is_omap7xx())
 
222
                irq_bank_writel(0x0, 0, IRQ_GMR_REG_OFFSET);
 
223
 
 
224
        /* Install the interrupt handlers for each bank */
 
225
        for (i = 0; i < irq_bank_count; i++) {
 
226
                for (j = i * 32; j < (i + 1) * 32; j++) {
 
227
                        int irq_trigger;
 
228
 
 
229
                        irq_trigger = irq_banks[i].trigger_map >> IRQ_BIT(j);
 
230
                        omap_irq_set_cfg(j, 0, 0, irq_trigger);
 
231
 
 
232
                        irq_set_chip_and_handler(j, &omap_irq_chip,
 
233
                                                 handle_level_irq);
 
234
                        set_irq_flags(j, IRQF_VALID);
 
235
                }
 
236
        }
 
237
 
 
238
        /* Unmask level 2 handler */
 
239
 
 
240
        if (cpu_is_omap7xx())
 
241
                omap_unmask_irq(irq_get_irq_data(INT_7XX_IH2_IRQ));
 
242
        else if (cpu_is_omap15xx())
 
243
                omap_unmask_irq(irq_get_irq_data(INT_1510_IH2_IRQ));
 
244
        else if (cpu_is_omap16xx())
 
245
                omap_unmask_irq(irq_get_irq_data(INT_1610_IH2_IRQ));
 
246
}